一种节省硬件资源的配置寄存器访问方法
【专利摘要】本发明提供一种节省硬件资源的配置寄存器访问方法，将配置数据存储在内部双端口RAM中，DMA周期循环读取双端口RAM中的配置寄存器，将配置寄存器对应的地址和数据写到DMA的地址和数据总线上；处理模块需要访问配置寄存器时，只需被动等待与本地址相同的DMA总线地址，选择接收对应的DMA总线数据，这样就实现了配置寄存器的访问，这种配置寄存器访问方式不需要模块间的读取控制，也不需要复杂的总线仲裁，大大节约了硬件资源。
【专利说明】一种节省硬件资源的配置寄存器访问方法
【技术领域】
[0001] 本发明涉及数据信号处理领域，特别是一种节省硬件资源的配置寄存器访问方 法。
【背景技术】
[0002] 在数据处理系统中有大量配置信息，如各通道VLAN (虚拟局域网，Virtual Local Area Network)层数、VLAN标签、包长字节等，配置信息一般存放在寄存器中，处理模块适时 读取相关配置寄存器数据，进行相应业务的配置与处理，目前常用的配置寄存器访问方式 有如下2种。
[0003] 方式一：触发器访问方式 如图1，配置寄存器组由一系列触发器构成，CPU通过总线写入、修改、清除配置寄存器 REG ;配置寄存器REG与处理模块Μ对应，处理模块Μ需要配置数据时，只从对应的配置寄存 器中读取即可。
[0004] 这种触发器访问方式，CPU写入配置寄存器REG后，数据锁存到触发器，不需要再 对REG进行管理；处理模块Μ单向从对应的REG中读取数据，模块间不需要逻辑控制。这种 方式最大优点是实现简单，但当配置寄存器太多时，需要大量触发器和布线资源，占用大量 的硬件资源，所以，触发器访问方式适合配置信息不多的系统。
[0005] 方式二：双端口 RAM访问方式 如图2,配置寄存器组由双端口 RAM (随机存取存储器，Random-Access Memory)块构 成，CPU通过总线写入、修改、清除双端口 RAM配置寄存器，并可通过双端口 RAM B端口回读 检查双端口 RAM内容；处理模块Μ通过Μ仲裁控制器，从端口 A读取配置寄存器数据。
[0006] 双端口 RAM块可用较少的逻辑资源构造较大规模的配置寄存器，但当处理模块Μ 较多时，为确保处理模块Μ正确读取，处理模块Μ间需要复杂的Μ仲裁控制器，造成系统处 理复杂，成本上升。
[0007] 文献1 (申请号：201410034898. 4)提供了一种多处理器的数据交换方法和装置， 将主机的物理内存映射到通信总线上，实现了主机物理内存的共享,从机可自由读写该共 享的物理内存，从而使得读写速率与通信总线的时钟频率相同。该文献主要解决的是将物 理内存映射到通信总线上，主从机共享物理内存，达到减少存储延时，提高存取速度的技术 问题，但是这种将内存映射到系统总线上的方法，属于双向读写，需要总线进行仲裁。
【发明内容】
[0008] 本发明为了解决上述问题，本发明提出了一种基于一种节省硬件资源的配置寄存 器访问方法。为了实现上述发明目的，本发明提供了以下技术方案： 一种节省硬件资源的配置寄存器访问方法，DMA周期循环读取双端口 RAM配置寄存器， 主动将配置寄存器对应的地址和数据写到DMA的地址和数据总线上，处理模块Μ监听DMA 总线地址，等待与要求地址相同的DMA总线地址，选择接收对应的DMA总线数据，实现对配 置寄存器的访问。
[0009] 进一步的，配置寄存器由双端口 RAM块构成，CPU通过总线写入、修改、清除双端口 RAM配置寄存器，并可通过双端口 RAM B端口回读检查双端口 RAM内容。
[0010] 进一步的，DMA控制实现将配置数据和地址主动发送到总线的数据进行算法选择。
[0011] 进一步的，DMA周期循环读取双端口 RAM配置寄存器的过程具体为： 步骤1 :DMA初始化； 步骤2 :DMA读取RAM配置寄存器，并将配置寄存器地址和数据写到DMA地址总线和DMA 数据总线上； 步骤3:维持一定数据周期； 步骤4 :DMA循环读取下一 RAM配置寄存器； 步骤5 :DMA周期循环读取，完成RAM配置寄存器在DMA总线上周期循环出现； 步骤6 :DMA控制用于改变读取周期，控制循环顺序。
[0012] 进一步的，处理模块Μ工作过程为： 模块Μ读取监听DMA总线地址； DMA总线地址与模块Μ要求地址比较，不相符说明DMA总线传输的不是Μ模块数据，Μ 模块等待，直到下一周期要求地址出现；相符说明DMA总线传输的是Μ模块数据，此时Μ读 取DMA数据总线上数据。
[0013] 进一步的，处理模块Μ的最大读取延迟取决于DMA循环读取周期。
[0014] 与现有技术相比，本发明的有益效果： 本发明采用DMA周期循环读取配置寄存器，将配置寄存器写到DMA总线上，处理模块等 待，选择接收对应的DMA总线数据，是单收处理，不需要总线仲裁；同时这种配置寄存器访 问方式不需要模块间的读取控制，也不需要复杂的总线仲裁，大大节约了硬件资源。
【专利附图】
【附图说明】
[0015] 图1触发器访问方式示意图。
[0016] 图2双端口 RAM访问方式示意图。
[0017] 图3本发明访问方法示意图。
[0018] 图4本发明时序状态示意图。
【具体实施方式】
[0019] 下面结合【具体实施方式】对本发明作进一步的详细描述。但不应将此理解为本发明 上述主题的范围仅限于以下的实施例，凡基于本
【发明内容】
所实现的技术均属于本发明的范 围。
[0020] 本发明的目的是提供一种节省硬件资源的配置寄存器访问方法，采用DMA(直接 内存存取，Direct Memory Access)周期循环读取双端口 RAM配置寄存器，主动将配置寄存 器对应的地址和数据写到DMA的地址和数据总线上，处理模块监听DMA总线地址，等待与要 求地址相同的DMA总线地址，选择接收对应的DMA总线数据，这样就实现了配置寄存器的访 问。
[0021] 结合图3,本发明实现技术方案为： 1) 、配置寄存器由双端口 RAM块构成，CPU通过总线写入、修改、清除双端口 RAM配置寄 存器，并可通过双端口 RAM的B端口回读检查双端口 RAM内容；其中，RAM块大小由配置信 息量确定，如1024*16 RAM块可以存放1024个16位配置寄存器； 2) 、DMA周期循环读取双端口 RAM配置寄存器，主动将配置寄存器对应的地址和数据 写到DMA地址总线和数据总线上； 3) 、处理模块监听等待，出现要求地址相同的DMA总线地址时，处理模块接收对应的 DMA总线数据； 4) 、DMA控制实现将配置数据和地址主动发送到总线的数据进行算法选择。
[0022] 其中，DMA周期循环读取双端口 RAM配置寄存器如下： 步骤1 :DMA初始化； 步骤2 :DMA读取RAM配置寄存器，并将配置寄存器地址和数据写到DMA地址总线和DMA 数据总线上； 步骤3:维持一定数据周期； 步骤4 :DMA循环读取下一 RAM配置寄存器； 步骤5 :DMA周期循环读取，完成RAM配置寄存器在DMA总线上周期循环出现； 步骤6 :DMA控制用于改变读取周期，控制循环顺序。
[0023] 结合图4,处理模块Μ工作过程如下： 处理模块Ml-Mn代表对配置寄存器1-η的数据接收处理。
[0024] DMA地址总线Al-An和数据总线Dl-Dn上周期循环同时出现配置寄存器1-η的地 址和数据。
[0025] 处理模块M2读取监听DMA地址总线；DMA地址总线与模块M2要求地址比较，不相 符说明DMA总线传输的不是模块M2的数据，模块M2等待，直到下一周期要求地址出现；相 符说明DMA总线传输的是模块M2数据，此时模块M2读取DMA数据总线上的数据。
[0026] 其中，模块Ml-Mn的最大读取延迟取决于DMA循环读取周期。
[0027] -般配置寄存器很少改变，业务处理实时性要求不高，模块Ml-Mn处理延时不会 影响业务处理。
[0028] 本发明采用DMA总线周期循环访问方式，配置寄存器占用硬件资源少，处理模块 间不需要仲裁控制，实现简单，成本低，具有典型应用价值。
【权利要求】
1. 一种节省硬件资源的配置寄存器访问方法，其特征在于，DMA周期循环读取双端口 RAM配置寄存器，主动将配置寄存器对应的地址和数据写到DMA的地址和数据总线上，处理 模块Μ监听DMA总线地址，等待与要求地址相同的DMA总线地址，选择接收对应的DMA总线 数据，实现对配置寄存器的访问。
2. 根据权利要求1所述节省硬件资源的配置寄存器访问方法，其特征在于，配置寄存 器由双端口 RAM块构成，CPU通过总线写入、修改、清除双端口 RAM配置寄存器，并可通过双 端口 RAM B端口回读检查双端口 RAM内容。
3. 根据权利要求1所述节省硬件资源的配置寄存器访问方法，其特征在于，DMA控制实 现将配置数据和地址主动发送到总线的数据进行算法选择。
4. 根据权利要求1所述节省硬件资源的配置寄存器访问方法，其特征在于，DMA周期循 环读取双端口 RAM配置寄存器的过程具体为： 步骤1 :DMA初始化； 步骤2 :DMA读取RAM配置寄存器，并将配置寄存器地址和数据写到DMA地址总线和DMA 数据总线上； 步骤3:维持一定数据周期； 步骤4 :DMA循环读取下一 RAM配置寄存器； 步骤5 :DMA周期循环读取，完成RAM配置寄存器在DMA总线上周期循环出现； 步骤6 :DMA控制用于改变读取周期，控制循环顺序。
5. 根据权利要求1所述节省硬件资源的配置寄存器访问方法，其特征在于，处理模块Μ 工作过程为： 模块Μ读取监听DMA总线地址； DMA总线地址与模块Μ要求地址比较，不相符说明DMA总线传输的不是Μ模块数据，Μ 模块等待，直到下一周期要求地址出现；相符说明DMA总线传输的是Μ模块数据，此时Μ读 取DMA数据总线上数据。
6. 根据权利要求5所述节省硬件资源的配置寄存器访问方法，其特征在于，处理模块Μ 的最大读取延迟取决于DMA循环读取周期。
【文档编号】G06F13/28GK104123254SQ201410368236
【公开日】2014年10月29日 申请日期:2014年7月30日 优先权日:2014年7月30日
【发明者】胡强, 杨寅 申请人:成都朗锐芯科技发展有限公司