专利名称：视频压缩帧内预测4×4模式硬件并行实现结构的制作方法
技术领域：
本发明涉及一种视频压缩帧内4X4预测模式硬件并行实现方法及架构。属于数 字视频编解码技术领域。
背景技术：
在H. 264/AVC视频编码系统中，运动估计、帧内预测、变换/量化、去块滤波等需要 大量运算。目前市场对高清以上H. 264/AVC视频编码需求不断增加，而采用高端DSP方式 实现H. 264/AVC视频编码的方案不断出现计算瓶颈。采用大容量FPGA或ASIC方式，利用 硬件并行结构实现高清以上H. 264/AVC视频编码系统是一些市场产品的很好选择。帧内预测4X4模式共需要计算九种模式，包括垂直预测、水平预测、DC预测、左下 对角预测、右下对角预测、垂直右下角预测、水平斜下角预测、垂直左下角预测和水平斜上 角预测。如果串行计算，将消耗大量时钟周期，而FPGA或ASIC实现方式，拥有足够的硬件 资源，采用并行体系结构完成帧内4X4预测模式可实现较高性能。
发明内容
本发明为视频压缩帧内预测4X4模式硬件并行实现结构的一种实现方法。4X4帧内模式选择分以下几步完成1、选择一种4 X 4模式，并生成4X4的预测块；2、计算Cost4X4。采用SAD处理残差数据。3、对所有的4X4预测的9个模式重复步骤1 2，选取具有最小Cost4X4值的模 式为最佳4X4模式。4、对当前宏块中所有16个4X4块重复步骤1 3，把每个Cost4X4相加。5、计算最后选择的4X4模式与编码图像块之间的Cost4X4(SSD)值；本发明将1、2、3步骤中9个模式通过硬件并行实现方式完成，然后通过比较计算 出最小Cost4X4值；对于步骤4采用串行计算的方式完成宏块中的16个4X4块的代价函数。
图1是4 X 4帧内模式并行计算硬件结构图。
图2是垂直预测硬件结构图。
图3是水平预测硬件结构图。
图4是DC预测硬件结构图。
图5是左下对角预测硬件结构图。
图6是右下对角预测硬件结构图。
图7是垂直右下角预测硬件结构图。
图8是水平斜下角预测硬件结构图。
3
图9是垂直左下角预测硬件结构图。图10是水平斜上角预测硬件结构图。
具体实施例方式本发明基于以下方法实现。帧内预测4X4最佳模式选择步骤如下参见图1，由外部存储器读入上面相邻宏块最底一行数据，右上侧宏块最低一行前 4个像素数据，左边相邻宏块最右侧像素值。利用九种预测方式并行计算分别得到九个预测 块。计算预测块和原始4X4块之间的残差，求取SAD值；由量化系数Qp查表得到λω(Λ和 R(s，c，mode/Qp)；据以上三个参数计算 Cost4X4 = SAD+λ mode*R(s, c,mode/Qp)；比较九种 模式的Cost4X4，选择最小的那个模式为当前4X4块的最佳4X4模式。对当前宏块中所 有16个4X4块重复上述步骤，把每个得到的Cost4X4完成累加。计算最后选择的4X4 模式与编码图像块之间的Cost4X4(SSD)值；九种预测模式的硬件并行实现结构见图2 10。
权利要求
视频压缩帧内预测4×4模式硬件并行实现结构，其特征在于对4×4块的九种预测模式采用并行硬件结构，即同时计算九种预测模式的代价值，比较并选择最小代价值；一个16×16宏块的最小代价值为宏块中所有4×4块的最小代价值相加的结果。
2.根据权利要求1所述的对4X4块的九种预测模式的并行硬件结构，其特征在于针对 每种预测模式，都采用多个Wallace阵列结构并行实现。九种预测模式硬件结构包括垂直 预测硬件结构、水平预测硬件结构、DC预测硬件结构、左下对角预测硬件结构、右下对角预 测硬件结构、垂直右下角预测硬件结构、水平斜下角预测硬件结构、垂直左下角预测硬件结 构和水平斜上角预测硬件结构。
3.根据权利要求2所述的DC预测结构，其特征在于当上面和左面相邻像素可用时，采 用上面和左面共8个像素的平均值作为预测，当左面相邻像素可用时，采用左面共4个像素 的平均值作为预测，当上面相邻像素可用时，采用上面共4个像素的平均值作为预测。三种 情况采用三套硬件并行完成。
4.根据权利要求2所述的左下对角预测硬件结构，其特征在于采用16个Wallace阵列 并行实现，所有Wallace阵列输入为三个相邻模块用于预测的像素值，所有阵列的输出经 过2位右移得到并行的16个预测值。
5.根据权利要求2所述的右下对角预测硬件结构，其特征在于采用16个Wallace阵列 并行实现，所有Wallace阵列输入为三个相邻模块用于预测的像素值，所有阵列的输出经 过2位右移得到并行的16个预测值。
6.根据权利要求2所述的垂直右下角预测硬件结构，其特征在于采用4个加法器、12 个Wallace阵列并行实现。加法器和Wallace阵列输入是相邻模块用于预测的像素值，力口 法器计算结果右移一位产生4个预测值，Wallace阵列输出经过2位右移得到12个预测值。
7.根据权利要求2所述的水平斜下角预测硬件结构，其特征在于采用7个加法器、9个 Wallace阵列并行完成。加法器和Wallace阵列输入是相邻模块用于预测的像素值，加法器 计算结果右移一位产生7个预测值，Wallace阵列输出经过2位右移得到9个预测值。
8.根据权利要求2所述的垂直左下角预测硬件结构，其特征在于采用8个加法器、8个 Wallace阵列并行完成。加法器和Wallace阵列输入是相邻模块用于预测的像素值，加法器 计算结果右移一位产生8个预测值，Wallace阵列输出经过2位右移得到8个预测值。
9.根据权利要求2所述的水平斜上角预测硬件结构，其特征在于采用4个加法器、12 个Wallace阵列并行完成。加法器和Wallace阵列输入是相邻模块用于预测的像素值，力口 法器计算结果右移一位产生4个预测值，Wallace阵列输出经过2位右移得到12个预测值。
全文摘要
在H.264/AVC视频编码系统中，帧内4×4预测是一种重要的减少空间相关信息的模式。帧内预测4×4模式共需要计算九种模式，包括垂直预测、水平预测、DC预测、左下对角预测、右下对角预测、垂直右下角预测、水平斜下角预测、垂直左下角预测和水平斜上角预测。帧内预测模块需要大量运算，如果串行计算，将消耗大量时钟周期。对于高清以上视频编码系统，采用大容量FPGA或ASIC方式，利用硬件并行结构实现H.264/AVC视频编码系统是克服计算瓶颈的一个很好选择。本发明采用并行体系结构完成帧内4×4预测，针对每种预测模式，采用多个Wallace阵列结构并行实现，可达到较高性能。
文档编号H04N7/26GK101938645SQ20091010817
公开日2011年1月5日 申请日期2009年7月3日 优先权日2009年7月3日
发明者刘辉, 张爱平, 王明江, 颜琥 申请人:哈尔滨工业大学深圳研究生院