专利名称：视频监控中连接arm与视频压缩芯片的hpi时序转换电路的制作方法
技术领域：
本发明涉及一种用于视频监控中的ARM处理器与视频压缩芯片通信的HPI时序转换电路，属于嵌入式技术领域。
背景技术：
目前，异地实时视频监控系统已经应用在社会生活的许多领域。由于受限于有限的传输带宽，视频监控端采集的视频数据一般要先进行特定格式的压縮，再通过传输信道传送到后台客户端进行译码还原出监控端的实时图像。随着专用大规模集成电路的发展，越来越多的视频监控系统青睐于采用体积小、功耗低、开发周期短的专用视频压縮芯片来完成监控端的视频压縮。因此，ARM加专用视频压縮芯片的框架成为监控系统监控端设计的主流方案。在这个框架下，专用视频压缩芯片对经过A/D转换的原始视频数据进行特定格式的压縮，ARM通过与专用视频压縮芯片之间的接口来访问和控制压縮芯片，取出压縮后的视频数据，然后进行帧重组、协议封装等操作，最终发送到后台客户端。在这个过程中，HPI接口以其高速、快捷的特性成为专用视频压缩芯片与ARM之间经常采用的接口。而HPI总线的时序与ARM的存储器读写时序需要经过转换才能匹配。因此，如何设计一种高效、简捷的时序转换电路，以完成ARM访问专用视频压縮芯片时处理器的读写等控制时序与HPI接口的时序匹配，是视频监控端电路设计的一个重要问题。 .，
发明内容
一
本发明针对现有ARM处理器加视频压縮芯片的监控系统框架存在的问题，提供一种视频监控中连接ARM与视频压縮芯片的HPI时序转换电路，该电路能够简捷有效的实现ARM处理器时序与HPI接口时序之间的时序转换。
本发明的视频监控中连接ARM与视频压縮芯片HPI的时序转换电路采用以下技术方案该电路包括三个或门、 一个或非门和一个与门；第一个或门的两个输入端分别用于连接ARM的存储器读信号和片选信号，该或门的输出端连接到视频压縮芯片的HPI读信号；第二个或门的两个输入端分别用于连接ARM的存储器写信号和上述片选信号，该或门的输出端连接到第三个或门的输入端；第三个或门的另一个输入端用于连接ARM的某一位地址信号，第三个或门的输出端连接到视频压縮芯片的HPI写信号；ARM的存储器写信号和该片选信号同时又分别连接到或非门的两个输入端，或非门的输出端连接到与门的一个输入端；与门的另一个输入端用于连接ARM的上述该位地址信号，与门的输出端连接到视频压縮芯片的地址锁存信号。
本发明中，视频压縮芯片采用的是16-bit异步HPI总线模式。该模式下，数据总线和地址总线是复用的，位宽都是16bit。 ARM的16位数据总线和视频压缩芯片的16位数据总线相连。 一个完整的HPI读或者写过程，首先要将读写的视频压縮芯片寄存器地址送到HPI数据总线上，当检测到地址锁存信号的下降沿时，HPI将数据总线上的数据锁存入地址锁存器中；然后将读取的寄存器数据或者要写入的数据放到数据总线上，当检测到读或者写使能信号有效时，对地址锁存器中数据对应的寄存器进行操作，数据被外部控制器读出或者写入。ARM处理器芯片的数据总线和地址总线是分开的，当片选信号和读或者写使能信号同时有效时，通过数据总线在地址总线指示的地址上读取或者写入数据。为了通过ARM的存储器读写时序实现HPI总线的读写时序，本发明采用一个ARM写访问周期加上一个ARM的读或者写访问周期来实现一个HPI读或者写访问周期的时序的电路设计方法。
本发明通过对ARM的某一位地址线、ARM的存储器读/写使能线与片选信号线的逻辑操作，将ARM的读/写控制时序转换为HPI的读/写时序。ARM的16位数据总线与HPI总线16位数据总线相连进行数据传输。当ARM向视频压縮芯片写数据时，首先，ARM中的HPI驱动程序向片选信号线对应的地址段中使选定的特定位地址线变高的地址写入希望访问的专用视频压縮芯片的寄存器地址，时序转换电路将ARM的写使能信号、片选信号和地址信号的变化转化成HPI地址锁存信号的变化，并在地址锁存信号的下降沿将数据总线上的地址锁存入地址锁存器中；然后，HPI驱动程序向片选信号对应的地址段中使选定的地址线为低的地址中写入希望写入专用视频压縮芯片中的数据，时序转换电路将ARM的写使能信号、片选信号和地址信号的变化转化成HPI写使能信号的变化，并在HPI写使能信号有效时将数据总线上的数据写入专用视频压縮芯片的对应寄存器中。当ARM希望读专用视频压縮芯片上的数据时，第一步和写数据的操作类似，HPI地址锁存器中保存了希望读取的专用视频压縮芯片的寄存器地址；然后，ARM中的HPI驱动程序读取片选信号对应的地址段中能够使选定的地址线为低的地址上的数据，时序转换电路将ARM的读使能信号、片选信号和地址信号的变化转化成HPI读使能信号的变化，HPI检测到读使能信号有效时，将专用视频压縮芯片寄存器对应的数据放到数据总线上，完成了 ARM对专用视频压縮芯片指定地址寄存器的读取。
本发明采用简单的或门、或非门和与门将ARM的存储器读写时序转化成HPI操作时序，高效、快捷的实现了 ARM与视频压縮芯片之间HPI接口的时序匹配。
图1为本发明的转换电路的原理示意图。
图2为WisG07007的16位异步HPI总线模式的读写时序图(摘自WisG07007数据手册)。图3为At91rm9200的存储器写时序图(摘自At91rm9200数据手册)。图4为At91rm9200的存储器读时序图(摘自At91rm9200数据手册)。图中1、第一个或门，2、第二个或门，3、第三个或门，4、或非门，5、与门。
具体实施例方式
如图1所示，本发明的视频监控中连接ARM与视频压縮芯片HPI的时序转换电路包括三个或门、 一个或非门4和一个与门5，具体连接关系如下
1. ARM的存储器读信号nRD和片选信号nCS7分别连接到第一个或门1的两个输入端，该或门的输出端连接到视频压縮芯片的HPI读信号RDS;
这样，当HPI驱动程序进行读操作时，ARM的读信号与片选线有效，所以HPI读信号有效。于是HPI将地址锁存器中地址所对应的视频压縮芯片寄存器中的数据放到数据总线上，完成ARM对视频压缩芯片数据的读取。
2. ARM的存储器写信号nWE和该片选信号nCS7分别连接到第二个或门2的两个输入，该或门的输出连接到第三个或门3的输入；ARM的一位地址信号A20连接到第三个或门3的另一个输入，第三个或门3的输出连接到视频压缩芯片的HPI写信号WR#;
这样，当HPI驱动向能够使选定的地址线为低的地址写数据时，选定位地址线为低，ARM的写信号与片选线有效，所以HPI写信号有效。于是HPI将数据总线上的数据写入地址锁存器中地址对应的压縮芯片的寄存器中。而当HPI驱动向能够使选定的地址线为高的地址写需要访问的地址时，地址线高，所以尽管ARM的写信号与片选信号有效，HPI写信号无效。
3. ARM的存储器写信号nWE和该片选信号nCS7同时又分别连到或非门4的两个输入，或非门4的输出连到与门5的一个输入；ARM的上述该位地址信号A20连接到与门5的另一个输入，该与门的输出连接到视频压縮芯片的地址锁存信号ALE;
这样，当HPI驱动向能够使选定的地址线为高的地址写需要访问的地址时，地址线高，并且ARM的写信号和片选信号有效，因此HPI地址锁存信号有效，从而将数据总线上的数据锁存到地址锁存器中。
4. ARM的16位数据总线和视频压縮芯片的16位数据总线相连。
本发明中视频压縮芯片采用WisG07007，对视频数据进行基于MPEG4标准的压縮；主控处理器芯片采用At91rm9200，对压縮后的数据进行相应的封装处理。
WisG07007的HPI接口时序如图2所示，在地址锁存信号ALE下降沿时，HPI将数据总线上的数据锁存入地址锁存器中；当检测到HPI读使能信号RDtt低电平有效时，则将地址锁存器中的地址所对应的寄存器中的数据放到数据总线上；当检测到HPI写使能信号WR射氐电平有效时，将数据总线上的数据写入地址锁存器中保存的地址所对应的寄存器中。
At91rm9200的静态存储器0等待状态写时序如图3所示，当At91rm9200向一个地址写数据时，地址出现在地址线上，同时地址对应的片选信号NCS有效；在后半个时钟周期中，写使能信号丽E有效，同时准备写入的数据出现在数据总线上。
At91rm9200的静态存储器的标准读时序如图4所示，当At91rm9200读一个地址上的数据时，地址出现在地址线上，同时地址对应的片选信号NCS有效；在后半个时钟周期中，读使能信号NRD有效，.同时地址线上的地址对应的存储器中的数据出现在数据总线上。
下面用本发明提出的时序转换电路完成At91rm9200的读写时序与HPI接口的时序匹配。At91rm9200具有八个片选信号(nCS0 nCS7)和多达26位的地址总线(ACTA25)。本发明中采用nCS7和地址线A20作为时序转换电路的输入。
这样，当At91rm9200希望向WisG07007中写入数据时，例如向WisG07007地址为0xFFF8的寄存器中写入1， HPI驱动程序可通过下面两步来完成此操作
* (UINT16*) 0x82100000=0xFFF8;
* (UINT16*) 0x82000000=1;
当执行第一条指令，向地址0x82100000写入0xFFF8时，地址线A20高，ARM的写信号nWE和片选信号nCS7有效，经过时序转换电路后HPI地址锁存信号ALE有效，并在ALE的下降沿将数据总线上的数据0xFFF8锁存到地址锁存器中；当执行第二条指令，向地址0x82000000写入1时，地址线A20低，ARM的写信号nWE与片选线nCS7有效，这样经过时序转换电路后HPI写信号WRft有效，HPI将数据总线上的数据1写入WisG07007地址为FFF8的寄存器中，完成了向WisG07007指定地址寄存器写指令的操作。
当At91rm9200希望读取WisG07007中的数据时，例如读取WisG07007中地址为0xFFE4的寄存器中的数据，HPI驱动程序可通过下面两步来完成此操作
* (UINT16*) 0x82100000=0xFFE4;Data= * (UINT16*) 0x82000000;
当执行第一条指令时，地址线A20高，同时ARM的写信号nWE和片选信号nCS7有效，因此经过时序转换电路后HPI地址锁存信号ALE有效，并在ALE的下降沿将数据总线上的数据0xFFE4锁存到地址锁存器中；当执行第二条指令，读取地址0x82000000上的数据到变量Data中时，地址线A20低，ARM的读信号nRD与片选线nCS7有效，经过时序转换电路后HPI的读信号R加有效，HPI将WisG07007中地址为FFE4的寄存器中的数据送到数据总线上，而At91rm9200则将其保存在变量Data中，这样就完成了对WisG07007中数据的读取。
权利要求
1. 一种视频监控中连接ARM与视频压缩芯片的HPI时序转换电路，包括三个或门、一个或非门和一个与门；其特征在于第一个或门的两个输入端分别用于连接ARM的存储器读信号和片选信号，该或门的输出端连接到视频压缩芯片的HPI读信号；第二个或门的两个输入端分别用于连接ARM的存储器写信号和上述片选信号，该或门的输出端连接到第三个或门的输入端；第三个或门的另一个输入端用于连接ARM的某一位地址信号，第三个或门的输出端连接到视频压缩芯片的HPI写信号；ARM的存储器写信号和该片选信号同时又分别连接到或非门的两个输入端，或非门的输出端连接到与门的一个输入端；与门的另一个输入端用于连接ARM的上述该位地址信号，与门的输出端连接到视频压缩芯片的地址锁存信号。
全文摘要
本发明公开了一种视频监控中匹配ARM与视频压缩芯片HPI时序的转换电路，该电路包括三个或门、一个或非门和一个与门；第一个或门的两个输入端分别连接ARM的存储器读信号和片选信号，输出端连接到视频压缩芯片的HPI读信号；第二个或门的两个输入端连接ARM的存储器写信号和上述片选信号，该或门的输出端连接到第三个或门的输入端；第三个或门的另一个输入端连接ARM的某一位地址信号，第三个或门的输出端连接到视频压缩芯片的HPI写信号；或非门的输出端连接到与门的一个输入端；与门的另一个输入端连接ARM的该位地址信号，与门的输出端连接到视频压缩芯片的地址锁存信号。本发明高效、快捷的实现了ARM与视频压缩芯片之间HPI接口的时序匹配。
文档编号H04N7/26GK101510997SQ200910014500
公开日2009年8月19日 申请日期2009年2月27日 优先权日2009年2月27日
发明者种衍林, 管章玉, 全 苗, 袁东风, 恺 赵, 飞 陈, 斌 魏 申请人:山东大学