一种高速数字扫频方法
【专利摘要】本发明提出了一种高速数字扫频方法，在扫频前通过工控机总线向FPGA中写入配置数据，扫频开始后用高速时钟读取数据。本发明的高速数字扫频方法，在扫频前通过工控机总线向FPGA中写入配置数据，扫频开始后用高速时钟读取数据，在扫描过程中不用考虑工控机总线写入时间，防止工控机总线速度影响扫描速度，从而减小频率切换时的配置时间，扫描速度更快，特别在多次重复扫描时，优势更为明显。
【专利说明】一种高速数字扫频方法
【技术领域】
[0001]本发明涉及射频【技术领域】，特别涉及一种高速数字扫频方法。
【背景技术】
[0002]随着射频技术的发展，对信号发生器的数字扫描速度要求越来越高，比如在射频元器件生产测试中，需要用不同频率的射频信号来激励元器件，从而获得元器件在相应频段的性能指标。信号发生器的数字扫频速度直接决定了元器件测试的吞吐率，特别在宽带元器件的测试中，由于元器件工作频段较宽，信号发生器的数字扫频速度对测试时间影响很大，因此迫切需要进行高速数字扫频技术的研究工作。
[0003]目前信号发生器的数字扫频采用和点频相同的频率切换方式，如图1所示，每一次频率切换都需要从工控机中写入大量信息到FPGA中，包括小数分频比、环路增益控制、各类开关控制等，然后通过FPGA将这些频点信息传递到各单元电路，实现频率切换，这几乎等同将信号发生器的状态重新设置一遍。
[0004]由于工控机到FPGA的总线位数有限、时钟频率低，因此传输速度较慢，现有技术受限于工控机与FPGA之间总线的速度，数字扫频时配置时间长，进一步影响频率切换时间，导致扫频速度慢。用于生产线批量测试时，会增加测试时间，降低生产效率。
【发明内容】
[0005]为解决现有信号发生器进行数字扫频时速度较慢的问题，本发明提出一种高速数字扫频方法，通过缩短数字扫频下的频率切换时间，提高扫描速度。
[0006]本发明的技术方案是这样实现的:
[0007]—种高速数字扫频方法，在扫频前通过工控机总线向FPGA中写入配置数据，扫频开始后用高速时钟读取数据。
[0008]可选地，本发明的高速数字扫频方法在扫频开始前，根据设定的扫描时间、扫描点数、起始频率和终止频率，在工控机中计算出扫描时经过的频点和在各个频点的驻留时间，然后将这些频点的控制信息送入FPGA内的存储器中；
[0009]扫频开始后，首先在扫频地址累加器的寻址下，从存储器中读出第一个频点的控制信息，并将控制信息译码后输出到频率合成模块中，改变频率合成模块工作状态，使其产生对应频率的信号；
[0010]然后，FPGA内部的驻留时间计数器在高速时钟作用下开始计数，计数过程中频率合成模块保持输出频率不变，等计数完成后，产生一个频率切换触发信号，该触发信号作为扫频地址累加器的时钟，触发扫频地址累加器，输出下一个频率存储器地址，然后从频率存储器中读出该频点的控制信息，控制频率合成模块产生对应频率的信号，完成频率切换；
[0011]如此依次从FPGA存储器中读取各个频点信号，实现频率连续的切换，进行数字扫描。
[0012]可选地，当频率合成模块扫完设定频段，扫描停止，频率合成模块保持在终止频率状态，同时FPGA向工控机发出终止扫描中断信号，由工控机判断是否进行下一次扫描。
[0013]本发明的有益效果是:
[0014](I)在扫描过程中不用考虑工控机总线写入时间，防止工控机总线速度影响扫描速度，从而减小频率切换时的配置时间，扫描速度更快；
[0015](2)特别在多次重复扫描时，优势更为明显。
【专利附图】
【附图说明】
[0016]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为现有的数字扫频方案原理框图；
[0018]图2为本发明的高速数字扫频方法的原理框图。
【具体实施方式】
[0019]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0020]本发明主要用于信号发生器的数字扫描，在扫频前通过工控机总线向FPGA中写入配置数据，扫频开始后用高速时钟读取数据，利用高速时钟和FPGA内的存储器来减小数字扫频中的配置时间，从而提高扫描速度，增强信号发生器的批量测试能力。
[0021]下面结合图2对本发明的高速数字扫频方法进行详细说明。
[0022]如图2所示，本发明的高速数字扫频方法包括以下步骤:
[0023]在扫频开始前，根据设定的扫描时间、扫描点数、起始频率和终止频率，在工控机中计算出扫描时经过的频点和在各个频点的驻留时间，然后将这些频点的控制信息送入FPGA内的存储器中；
[0024]扫频开始后，首先在扫频地址累加器的寻址下，从存储器中读出第一个频点的控制信息，并将控制信息译码后输出到频率合成模块中，改变频率合成模块工作状态，使其产生对应频率的信号；
[0025]然后，FPGA内部的驻留时间计数器在高速时钟作用下开始计数，计数过程中频率合成模块保持输出频率不变，等计数完成后，产生一个频率切换触发信号，该触发信号作为扫频地址累加器的时钟，触发扫频地址累加器，输出下一个频率存储器地址，然后从频率存储器中读出该频点的控制信息，控制频率合成模块产生对应频率的信号，完成频率切换；
[0026]如此依次从FPGA存储器中读取各个频点信号，实现频率连续的切换，进行数字扫描。
[0027]当频率合成模块扫完设定频段，扫描停止，频率合成模块保持在终止频率状态，同时FPGA向工控机发出终止扫描中断信号，由工控机判断是否进行下一次扫描。
[0028]本发明的高速数字扫频方法，在扫频前通过工控机总线向FPGA中写入配置数据，扫频开始后用高速时钟读取数据，在扫描过程中不用考虑工控机总线写入时间，防止工控机总线速度影响扫描速度，从而减小频率切换时的配置时间，扫描速度更快，特别在多次重复扫描时，优势更为明显。
[0029]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种高速数字扫频方法，其特征在于，在扫频前通过工控机总线向FPGA中写入配置数据，扫频开始后用高速时钟读取数据。
2.如权利要求1所述的高速数字扫频方法，其特征在于， 在扫频开始前，根据设定的扫描时间、扫描点数、起始频率和终止频率，在工控机中计算出扫描时经过的频点和在各个频点的驻留时间，然后将这些频点的控制信息送入FPGA内的存储器中； 扫频开始后，首先在扫频地址累加器的寻址下，从存储器中读出第一个频点的控制信息，并将控制信息译码后输出到频率合成模块中，改变频率合成模块工作状态，使其产生对应频率的信号； 然后，FPGA内部的驻留时间计数器在高速时钟作用下开始计数，计数过程中频率合成模块保持输出频率不变，等计数完成后，产生一个频率切换触发信号，该触发信号作为扫频地址累加器的时钟，触发扫频地址累加器，输出下一个频率存储器地址，然后从频率存储器中读出该频点的控制信息，控制频率合成模块产生对应频率的信号，完成频率切换； 如此依次从FPGA存储器中读取各个频点信号，实现频率连续的切换，进行数字扫描。
3.如权利要求1或2所述的高速数字扫频方法，其特征在于， 当频率合成模块扫完设定频段，扫描停止，频率合成模块保持在终止频率状态，同时FPGA向工控机发出终止扫描中断信号，由工控机判断是否进行下一次扫描。
【文档编号】G06F3/06GK104320087SQ201410563701
【公开日】2015年1月28日 申请日期:2014年10月13日 优先权日:2014年10月13日
【发明者】范吉伟, 刘亮, 樊晓腾, 时慧 申请人:中国电子科技集团公司第四十一研究所