一种采用无源背板的多路服务器架构的制作方法
【专利摘要】本发明提供一种采用无源背板的多路服务器架构，其结构由计算模块、无源背板，IO模块，存控模块，电源模块构成；计算模块中包含处理器和内存；无源背板采用无源设计，不含电子器件，只有负责各模块连接的压接连接器；IO模块包含PCIE和相应IO设备；电源模快负责AC-DC转换，为各模块提供直流电；系统时钟由存控模块中的时钟源发起，经由无源背板，最终到达各计算模块及IO模块中。本发明的一种采用无源背板的多路服务器架构和现有技术相比，可以减小背板加工难度，降低背板成本，提升背板可靠性，具有极强的实用性，而且本发明还具有设计合理、易于加工、使用方便等特点，因而，具有很好的使用价值。
【专利说明】一种采用无源背板的多路服务器架构
【技术领域】
[0001]本发明涉及计算机【技术领域】，具体地说是一种采用无源背板的多路服务器架构。
【背景技术】
[0002]多路服务器包含当前主流的4路，8路服务器，其架构相对复杂，关键信号要求各处理器之间，处理器与1之间控制等长；尤其是时钟信号，要求同频率同相位，更要严格控制走线长度及走线环境。所以在传统多路服务器的架构设计中，一般把整系统时序，逻辑，时钟控制系统放置在背板上，即使用有源背板。
[0003]服务器有别于商用PC的一个重要因素就是要求具有较高的RAS特性(即可靠性，可用性，可扩展性)。传统的有源背板因为需要承载线卡的插拔力，所以一般会具有一定的厚度，在焊接或波峰焊加工时，PCB散热较快，PCBA加工存在很大风险，威胁系统的可靠性；另外背板属于结构上的深埋部件，一旦出现问题不方便维护，影响系统的可用性。
【发明内容】
[0004]本发明的目的是克服现有技术中存在的不足，提供一种采用无源背板的多路服务器架构，本无源背板不含电子元器件，无需回流焊及波峰焊加工。
[0005]本发明的技术方案是按以下方式实现的，其结构由计算模块、无源背板，1模块，存控模块，电源模块构成；
计算模块中包含处理器和内存；
无源背板采用无源设计，不含电子器件，只有负责各模块连接的压接连接器；
1模块包含PCIE和相应1设备；
电源模快负责AC-DC转换，为各模块提供直流电；
系统时钟由存控模块中的时钟源发起，经由无源背板，最终到达各计算模块及1模块中。
[0006]上述系统的时序及逻辑控制单元分别放置在两个计算模块中，分别为计算模块I和计算模块2。
[0007]上述每个时序及逻辑控制单元负责所在模组的时序及逻辑控制；当两个计算模块各自完成上电控制后，两个时序及逻辑控制单元通过心跳信号交互，通知对方本模组上电成功；最后由计算模块I的时序及逻辑控制单元发出enable使能信号，打开系统1模块及存控模块的电源。
[0008]本发明的优点是:
本发明的一种采用无源背板的多路服务器架构和现有技术相比，可以减小背板加工难度，降低背板成本，提升背板可靠性，具有极强的实用性，而且本发明还具有设计合理、易于加工、使用方便等特点，因而，具有很好的使用价值。
【具体实施方式】
[0009]下面对本发明的一种采用无源背板的多路服务器架构作以下详细说明。
[0010]本发明的一种采用无源背板的多路服务器架构，其结构由计算模块、无源背板，1模块，存控模块，电源模块构成；
计算模块中包含处理器和内存；
无源背板采用无源设计，不含电子器件，只有负责各模块连接的压接连接器；
1模块包含PCIE和相应1设备；
电源模快负责AC-DC转换，为各模块提供直流电；
系统时钟由存控模块中的时钟源发起，经由无源背板，最终到达各计算模块及1模块中。
[0011]上述系统的时序及逻辑控制单元分别放置在两个计算模块中，分别为计算模块I和计算模块2。
[0012]上述每个时序及逻辑控制单元负责所在模组的时序及逻辑控制；当两个计算模块各自完成上电控制后，两个时序及逻辑控制单元通过心跳信号交互，通知对方本模组上电成功；最后由计算模块I的时序及逻辑控制单元发出enable使能信号，打开系统1模块及存控模块的电源。
[0013]背板采用无源设计，不包含任何电子元器件，只存在压接连接器，各模组通过背板互联成一套完整系统。
[0014]本发明的一种采用无源背板的多路服务器架构其加工制作非常简单方便，按照说明书所示即可加工。
[0015]除说明书所述的技术特征外，均为本专业技术人员的已知技术。
【权利要求】
1.一种采用无源背板的多路服务器架构，其特征在于由计算模块、无源背板，1模块，存控模块，电源模块构成； 计算模块中包含处理器和内存； 无源背板采用无源设计，不含电子器件，只有负责各模块连接的压接连接器； 1模块包含PCIE和相应1设备； 电源模快负责AC-DC转换，为各模块提供直流电； 系统时钟由存控模块中的时钟源发起，经由无源背板，最终到达各计算模块及1模块中。
2.根据权利要求1所述的一种采用无源背板的多路服务器架构，其特征在于系统的时序及逻辑控制单元分别放置在两个计算模块中，分别为计算模块I和计算模块2。
3.根据权利要求1或2所述的一种采用无源背板的多路服务器架构，其特征在于每个时序及逻辑控制单元负责所在模组的时序及逻辑控制；当两个计算模块各自完成上电控制后，两个时序及逻辑控制单元通过心跳信号交互，通知对方本模组上电成功；最后由计算模块I的时序及逻辑控制单元发出enable使能信号，打开系统1模块及存控模块的电源。
【文档编号】G06F1/16GK104317364SQ201410650322
【公开日】2015年1月28日 申请日期:2014年11月17日 优先权日:2014年11月17日
【发明者】李博乐, 陈彦灵 申请人:浪潮电子信息产业股份有限公司