基于行地址处理器的图形处理系统的制作方法
【专利摘要】本实用新型公开了一种基于行地址处理器的图形处理系统，主要由处理单元，以及与该处理单元相连接的图像传感器组成，其特征在于，还设有与处理单元相连接的行地址处理器，该行地址处理器由微处理器MCU，与该微处理器MCU的P10管脚相连接的行地址寄存器阵列，串接在微处理器MCU的VDD管脚与GND管脚之间的电池BT，与电池BT相并联的电容C12，以及基极经电阻R13后与微处理器MCU的P33管脚相连接、集电极经电感L后与电池BT的正极相连接、而发射极接地的三极管Q2组成。本实用新型的整体结构非常简单，其处理速度较快，处理1028*1028像素的图片仅需0.5s,为传统处理速度的10倍以上。
【专利说明】
基于行地址处理器的图形处理系统
【技术领域】
[0001]本实用新型属于图像处理【技术领域】，具体是指基于行地址处理器的图形处理系统。
【背景技术】
[0002]目前，以扫描仪为代表的图像识别产品层出不穷，其极大的丰富了人们的生活。但是，目前这些图像识别产品的图像识别能力具有一定的局限性，即其图像识别速度和精度仍然不高，加之在识别过程中会出现图像或纸张与扫描传感器不严密贴合的情况，因此会导致出现失真区域，不能真实的反映出实际效果。
实用新型内容
[0003]本实用新型的目的在于克服目前图像识别系统所存在的识别速度和精度不高，以及会出现失真区域的缺陷，提供基于行地址处理器的图形处理系统。
[0004]本实用新型的目的通过下述技术方案实现:基于行地址处理器的图形处理系统，主要由处理单元，以及与该处理单元相连接的图像传感器组成，同时，还设有与处理单元相连接的行地址处理器，该行地址处理器由微处理器MCU，与该微处理器MCU的PlO管脚相连接的行地址寄存器阵列，串接在微处理器MCU的VDD管脚与GND管脚之间的电池BT，与电池BT相并联的电容C12，以及基极经电阻R13后与微处理器MCU的P33管脚相连接、集电极经电感L后与电池BT的正极相连接、而发射极接地的三极管Q2组成。
[0005]所述的处理单元由驱动电路，以及与驱动电路相连接的处理电路构成；所述驱动电路由高速驱动芯片K，三极管Q1，一端与高速驱动芯片K的FX管脚相连接、另一端与三极管Ql的基极相连接的电阻RlO，一端与高速驱动芯片K的Fl管脚相连接、另一端经电容ClO后与高速驱动芯片K的FC管脚相连接的电阻R11，以及一端与三极管Ql的发射极相连接、另一端经极性电容Cll后与高速驱动芯片K的BE管脚相连接的电阻R12组成；所述三极管Ql的集电极接地，且所述图像传感器直接与高速驱动芯片K的F2管脚相连接，而高速驱动芯片K的BN端则与微处理器MCU的BM端相连接。
[0006]所述的处理电路由驱动芯片U，P极与驱动芯片U的SW管脚相连接、N极经极性电容Cl后接地的二极管D1，一端与二极管Dl的N极相连接、另一端经电阻R2后接地的电阻Rl，一端与驱动芯片U的COMP管脚相连接、另一端接地的电容C2，一端与驱动芯片U的COMP管脚相连接、另一端经电容C3后接地的电阻R3，一端与驱动芯片U的VIN管脚相连接、另一端接地的电容C5和极性电容C6，一端与驱动芯片U的VIN管脚相连接、另一端经电阻R5后接地的电阻R4，与电阻R5相并联的电容C7，以及一端与驱动芯片U的SS管脚相连接、另一端接地的电容C4组成；所述电阻Rl和电阻R2的连接点还与驱动芯片U的FB管脚相连接；所述驱动芯片U的MIN管脚与高速驱动芯片K的Ml管脚相连接，驱动芯片U的MOUT管脚与高速驱动芯片K的M2管脚相连接。
[0007]为确保使用效果，所述的驱动芯片U为LT1942型集成芯片，所述高速驱动芯片K为EMD2050型集成芯片，而所述的行地址寄存器阵列则为由数量为一个以上的地址寄存器顺序排列而成的阵列。
[0008]本实用新型与现有技术相比，具有如下优点和有益效果:
[0009](I)本实用新型的整体结构非常简单，其处理速度较快，处理1028*1028像素的图片仅需0.5s,为传统处理速度的10倍以上。
[0010](2)本实用新型集成了 LT1941型集成芯片、EMD2050高速集成芯片，因此能极大的提闻单位时间的图像巾贞处理效率，从而提闻识别效率。
[0011](3)本实用新型开创性的采用了行地址处理器来作为数据处理的核心，能逐行对图像进行行地址扫描和排列，从而极大的提供扫描精度。
【专利附图】
【附图说明】
[0012]图1为本实用新型的整体结构示意图。
【具体实施方式】
[0013]下面结合实施例及附图，对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
[0014]如图1所示，本实施例的基于行地址处理器的图形处理系统，主要由处理单元，与该处理单元相连接的图像传感器，以及与处理单元相连接的行地址处理器组成。其中，行地址处理器为本实用新型的核心点，其由微处理器MCU，与该微处理器MCU的PlO管脚相连接的行地址寄存器阵列，串接在微处理器MCU的VDD管脚与GND管脚之间的电池BT，与电池BT相并联的电容C12，以及基极经电阻R13后与微处理器MCU的P33管脚相连接、集电极经电感L后与电池BT的正极相连接、而发射极接地的三极管Q2组成。
[0015]所述处理单元由驱动电路，以及与驱动电路相连接的处理电路构成。如图1所示，该驱动电路由高速驱动芯片K，三极管Q1，电阻R10、电阻R11、电阻R12、电容ClO及极性电容Cll组成。连接时，电阻RlO的一端与高速驱动芯片K的FX管脚相连接、另一端与三极管Ql的基极相连接；电阻Rll的一端与高速驱动芯片K的Fl管脚相连接、另一端经电容ClO后与高速驱动芯片K的FC管脚相连接的电阻Rll ；电阻R12的一端与三极管Ql的发射极相连接、另一端经极性电容Cll后与高速驱动芯片K的BE管脚相连接。
[0016]同时，所述三极管Ql的集电极接地，且图像传感器直接与高速驱动芯片K的F2管脚相连接，而高速驱动芯片K的BN端则与微处理器MCU的BM端相连接。
[0017]所述的处理电路由驱动芯片U、极性电容Cl、二极管D1、电阻R1、电阻R2、电容C2、电阻R3、电容C3、电容C4、电阻R4、电容C7、极性电容C6、电容C5及电阻R5。连接时，二极管Dl的P极与驱动芯片U的SW管脚相连接、N极经极性电容Cl后接地；电阻Rl的一端与二极管Dl的N极相连接、另一端经电阻R2后接地；电容C2的一端与驱动芯片U的COMP管脚相连接、另一端接地；电阻R3的一端与驱动芯片U的COMP管脚相连接、另一端经电容C3后接地；极性电容C6的一端与驱动芯片U的VIN管脚相连接、另一端接地，同时，电容C5的一端与驱动芯片U的VIN管脚相连接、另一端接地。
[0018]电阻R4的一端与驱动芯片U的COMP管脚相连接，其另一端经电阻R5后接地，电容C7则与电阻R5相并联；电容C4的一端与驱动芯片U的SS管脚相连接、另一端接地。同时，电阻Rl和电阻R2的连接点还与驱动芯片U的FB管脚相连接。
[0019]为确保使用效果，本实施例中的驱动芯片U优先采用LT1942型集成芯片来实现，而高速驱动芯片K则采用EMD2050型集成芯片来实现。
[0020]如上所述，便可较好的实现本实用新型。
【权利要求】
1.基于行地址处理器的图形处理系统，主要由处理单元，以及与该处理单元相连接的图像传感器组成，其特征在于，还设有与处理单元相连接的行地址处理器，该行地址处理器由微处理器MCU，与该微处理器MCU的PlO管脚相连接的行地址寄存器阵列，串接在微处理器MCU的VDD管脚与GND管脚之间的电池BT，与电池BT相并联的电容C12，以及基极经电阻R13后与微处理器MCU的P33管脚相连接、集电极经电感L后与电池BT的正极相连接、而发射极接地的三极管Q2组成。
2.根据权利要求1所述的基于行地址处理器的图形处理系统，其特征在于，所述的处理单元由驱动电路，以及与驱动电路相连接的处理电路构成；所述驱动电路由高速驱动芯片K，三极管Ql，一端与高速驱动芯片K的FX管脚相连接、另一端与三极管Ql的基极相连接的电阻R10，一端与高速驱动芯片K的Fl管脚相连接、另一端经电容ClO后与高速驱动芯片K的FC管脚相连接的电阻R11，以及一端与三极管Ql的发射极相连接、另一端经极性电容Cll后与高速驱动芯片K的BE管脚相连接的电阻R12组成；所述三极管Ql的集电极接地，且所述图像传感器直接与高速驱动芯片K的F2管脚相连接，而高速驱动芯片K的BN端则与微处理器MCU的BM端相连接。
3.根据权利要求2所述的基于行地址处理器的图形处理系统，其特征在于，所述的处理电路由驱动芯片U，P极与驱动芯片U的SW管脚相连接、N极经极性电容Cl后接地的二极管Dl，一端与二极管Dl的N极相连接、另一端经电阻R2后接地的电阻Rl，一端与驱动芯片U的COMP管脚相连接、另一端接地的电容C2，一端与驱动芯片U的COMP管脚相连接、另一端经电容C3后接地的电阻R3，一端与驱动芯片U的VIN管脚相连接、另一端接地的电容C5和极性电容C6，一端与驱动芯片U的VIN管脚相连接、另一端经电阻R5后接地的电阻R4，与电阻R5相并联的电容C7，以及一端与驱动芯片U的SS管脚相连接、另一端接地的电容C4组成；所述电阻Rl和电阻R2的连接点还与驱动芯片U的FB管脚相连接；所述驱动芯片U的MIN管脚与高速驱动芯片K的Ml管脚相连接，驱动芯片U的MOUT管脚与高速驱动芯片K的M2管脚相连接。
4.根据权利要求3所述的基于行地址处理器的图形处理系统，其特征在于，所述的驱动芯片U为LT1942型集成芯片。
5.根据权利要求2?4任一项所述的基于行地址处理器的图形处理系统，其特征在于，所述高速驱动芯片K为EMD2050型集成芯片。
6.根据权利要求5所述的基于行地址处理器的图形处理系统，其特征在于，所述的行地址寄存器阵列为由数量为一个以上的地址寄存器顺序排列而成的阵列。
【文档编号】G06F12/08GK204028896SQ201420364821
【公开日】2014年12月17日 申请日期:2014年7月3日 优先权日:2014年7月3日
【发明者】刘霖, 宋俐, 朱斌 申请人:宁波摩米创新工场电子科技有限公司