基于x86与通用操作系统的嵌入式综合处理平台的制作方法
【专利摘要】本实用新型公开了一种基于X86与通用操作系统的嵌入式综合处理平台，包括X86模块、外部接口模块、信号电路模块、FPGA模块、DSP模块、电源模块、时钟管理模块、复位管理模块；X86模块与外部接口模块连接；X86模块通过总线与FPGA模块连接；FPGA模块与信号电路模块连接；FPGA模块通过总线与DSP模块连接；复位模块分别与X86模块、FPGA模块、DSP模块连接；时钟管理模块与X86模块连接。本实用新型可以简单、便捷、快速的实现多任务、多功能的并行实时处理，完成信息层的数据处理，信号处理功能强大，操作简单，方便二次开发。本实用新型体积小，携带方便、可靠性高、且具有通用的操作系统，可提供全工业级版本，适用于恶劣环境下的信息控制处理及语音通讯传输。
【专利说明】基于X86与通用操作系统的嵌入式综合处理平台
【技术领域】
[0001]本实用新型涉及一种基于X86与通用操作系统的嵌入式综合处理平台装置，具体涉及一种基于X86与通用操作系统的嵌入式综合处理平台。
【背景技术】
[0002]在声纳、雷达、图像和语音等领域经常需要对海量数据进行并行、实时处理，除了信号的内容、形式和处理算法等有所不同外，通常可采用相同的硬件平台进行处理。并行处理的目的是通过采用多个处理单元同时对任务进行处理，加速整个计算的过程，从而减少任务的执行时间。整个任务可分解成一些小的任务，分别分配给并行处理系统中各个处理单元执行。
[0003]传统的信号处理平台是基于DSP+FPGA混用结构设计的。FPGA实现各类数字信号的实时处理，DSP实现部分信号处理算法和FPGA的控制逻辑，并响应中断，实现数据通信和存储实时信号。DSP可以满足算法控制结构复杂、运算速度高、寻址灵活、通信能力强大的要求。FPGA可以实现大量数据的预处理，采用DSP+FPGA混用的硬件系统就把两者的优点结合到一起，即兼顾了速度和灵活性，又满足了底层信号处理和高层信号处理的要求。但此方式无法实现可视化的显示和操作。
[0004]另一种方式是基于PowerPC+DSP架构的信号控制处理平台，运行嵌入式实时操作系统VxWorks。其中高性能、低功耗的PowerPC支持网络通信接口多、通信处理能力强，DSP在数据运算能力方面的优势显著，Vxfforks嵌入式实时操作系统提供对多种处理器的广泛支持，具有完善的开发环境，具有开放的软件接口，具有优异的实时性能和全面可靠的网络功能，具有良好的可剪裁性，适用于各种嵌入式环境的开发。此种方式结合这些优点，提高了嵌入式信号处理平台的运算能力和通信能力，实现对数据的并行、多任务实时处理。但此种方式对操作人员的专业要求很高，操作难度大，不便于客户的二次开发。
[0005]x86是一个intel通用计算机系列的标准编号缩写，也标识一套通用的计算机指令集合，X与处理器没有任何关系，它是一个对所有*86系统的简单的通配符定义，例如:?386, 586，奔腾(pentium)。由于早期intel的CPU编号都是如8086，80286来编号，由于这整个系列的CPU都是指令兼容的，所以都用X86来标识所使用的指令集合如今的奔腾，P2, P4,赛扬系列都是支持X86指令系统的，所以都属于X86家族。“X86”是Intel和其他几家公司处理器所支持的一组机器指令集，它大致确定了芯片的使用规范。从8086到80186、80286、80386、80486，再到后来的奔腾系列以及现在的多核技术，都是使用一脉相承的x86指令集，既不断扩展又向后兼容。X86处理器技术具有高性能、高可靠性、高安全性和可扩展性、可管理性的特点。
[0006]Windows XP是微软公司推出的个人电脑使用的操作系统，其图形化的操作界面、强大的功能使其深受人们喜爱，在很长一段时间内在操作系统市场处于统治地位。
[0007]基于X86和通用操作系统Windows XP的信号控制处理平台，可以连接硬盘、鼠标、键盘和其他外部设备，具有功能强大、使用方便的特点，能够解决前述两种方式的不足，实现多任务、多功能的并行实时处理，且操作简单，方便用户二次开发。
实用新型内容
[0008]本实用新型克服了现有技术的不足，提供一种基于X86与通用操作系统的嵌入式综合处理平台。以期待解决传统的处理系统中操作复杂、二次开发困难、实时性差、可移植性差等问题。
[0009]为解决上述的技术问题，本实用新型采用以下技术方案:
[0010]一种基于X86与通用操作系统的嵌入式综合处理平台，包括X86模块、外部接口模块、信号电路模块、FPGA模块、DSP模块、电源模块、时钟管理模块、复位管理模块；所述X86模块与所述外部接口模块连接；所述X86模块通过总线与所述FPGA模块连接；所述FPGA模块与所述信号电路模块连接；所述FPGA模块通过总线与所述DSP模块连接；所述复位模块分别与所述X86模块、FPGA模块、DSP模块连接；所述时钟管理模块与所述X86模块连接。
[0011]更进一步的技术方案是X86模块包括CPU、南桥芯片、北桥芯片、DDR，运行通用操作系统中的一种，用于完成数据处理、显示控制和对所有外部接口的控制。
[0012]更进一步的技术方案是外部接口模块包括硬盘、鼠标、键盘、RS232接口、RS422接口、以太网接口、LVDS 接口、VGA 接口、USB 接口、PCI 接口。
[0013]更进一步的技术方案是信号电路模块包括信号模拟电路，以及用于实现信号编解码功能的信号编解码模块，用于实现信号的A/D转换的A/D转换模块，和用于实现信号的D/A转换的D/A转换模块。
[0014]更进一步的技术方案是FPGA模块由逻辑模块组和用于获取内部各逻辑模块的状态，完成各模块的协调控制，并响应通过PCI传入的主控命令模块组成。
[0015]所述DSP模块主要负责从总线获取数据后，进行数字信号处理，完成处理后通过总线将数据重新放回。
[0016]所述电源模块将外部输入电源转换为内部各模块需要的电源。
[0017]所述时钟管理模块通过所述X86模块的配合提供各元器件所需的工作时钟。
[0018]所述复位管理模块保持对各路电源电压和FPGA工作情况的监控，实现上电复位、掉电复位、电压异常复位、看门狗超时复位等功能，该部分通过硬件复位电路以及CPLD内部的逻辑组成。
[0019]与现有技术相比，本实用新型的有益效果是:本实用新型可以简单、便捷、快速的实现多任务、多功能的并行实时处理，完成信息层的数据处理，信号处理功能强大，操作简单，方便二次开发。本实用新型体积小，携带方便、可靠性高、且具有通用的操作系统，可提供全工业级版本，适用于恶劣环境下的信息控制处理及语音通讯传输。
【专利附图】
【附图说明】
[0020]图1为本实用新型一个实施例的结构框图。
[0021]图2为本实用新型一个实施例的功能实现模块结构框图。
【具体实施方式】
[0022]下面结合附图对本实用新型作进一步阐述。
[0023]如图1所示，本实用新型一个实施例基于X86与通用操作系统的嵌入式综合处理平台，包括X86模块、外部接口模块、信号电路模块、FPGA模块、DSP模块、电源模块、时钟管理模块、复位管理模块；X86模块与外部接口模块连接；X86模块通过总线与FPGA模块连接；FPGA模块与信号电路模块连接；FPGA模块通过总线与DSP模块连接；复位模块分别与X86模块、FPGA模块、DSP模块连接；时钟管理模块与X86模块连接。
[0024]具体的实施方案是，如图2所示，附图2示出了本实用新型一个实施例的功能框图。如附图2所示，本实用新型主要由X86模块、外部接口模块、信号电路模块、FPGA模块、DSP模块、电源模块、时钟管理模块、复位管理模块组成。
[0025]X86模块由CPU、南桥、北桥、DDRII SDRAM组成，运行通用操作系统Windows XP及应用程序，用户通过程序作为主控，对本实用新型的其余模块发出信息指令。支持LVDS和VGA双视频独立输出，分辨率为800X600，最高支持1024X768 ;支持I路10\100Mbps以太网口 ；支持2路USB2.0 ;支持2路USB2.0键盘、鼠标；支持2路RS422，奇偶校验可选，波特率可选，最高支持921600Mbps ;支持2路RS232，奇偶校验可选，波特率可选，最高支持460800bps ο
[0026]外部接口模块由硬盘、LVDS和VGA输出、PCI设备、外部设备(USB、RS232、RS422)等构成，通过相应的插座与X86模块连接，接收X86的控制。
[0027]FPGA模块主要完成各模块的协调控制，并响应通过PCI传入的主控命令组成，FPGA作为为信息中转的重要桥梁，还负责将数据指令通过信号通路传入到外部设备。FPGA主要采用内部集成RAM构建双口 RAM，实现与INTEL ATOM核心、DSP、语音电路进行数据通讯等功能。详细的方法是FPGA采用PROM方式加载；FPGA与X86各个线程、DSP、语音电路模块的通信，都是通过内建双口 RAM进行数据通信；FPGA与X86交互数据不低于lOMB/s，并需提供秒脉冲给X86。
[0028]DSP模块主要负责从总线获取数据后，进行数字信号处理，完成处理后通过总线将数据重新放回。DSP模块的CEO空间外挂32MB SDRAM，用于数据缓存；CE1空间外接4MBFLASH，用于存储启动程序；CE2 EMIF总线与FPGA相连(数据位宽32bit) ；CE3 EMIF总线与外部其他设备相连(数据位宽32bit，低16bit有效)；Int4?Int7连接到FPGA ;DSP与外部数据传输采用EDMA方式。
[0029]时钟管理模块提供各元器件所需工作时钟，X86模块由时钟输入14.318Mhz晶谐提供；时钟芯片配置输出 166Mhz、133Mhz、100Mhz、96Mhz、48Mhz、33Mhz、14Mhz 给 X86 模块。40MHZ晶振提供给嵌入式的FPGA、DSP、CPLD时钟。
[0030]复位管理模块保持对各路电源电压和FPGA工作情况的监控，实现上电复位、掉电复位、电压异常复位、看门狗超时复位等功能，该部分通过硬件复位电路以及CPLD内部的逻辑组成。系统有一路外部输入复位信号和FPGA内部产生的复位完成整个系统的软硬件初始化工作。
[0031]语音模块负责采集麦克风传入的语音信号，通过内部的编解码后，传入FPGA内部缓存逻辑模块，通过主控的指令让FPGA与外部交互，实现本实用新型与外部设备通话。
[0032]电源模块主要实现将外部输入的18V到32V间的直流电源转换为本实用新型设备需要的各种电压。
[0033]在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”、等，指的是结合该实施例描述的具体特征、结构或者特点包括在本申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一个实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本实用新型的范围内。
[0034]尽管这里参照实用新型的多个解释性实施例对本实用新型进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开、附图和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。
【权利要求】
1.一种基于X86与通用操作系统的嵌入式综合处理平台，其特征在于:包括X86模块、外部接口模块、信号电路模块、FPGA模块、DSP模块、电源模块、时钟管理模块、复位管理模块；所述X86模块与所述外部接口模块连接；所述X86模块通过总线与所述FPGA模块连接；所述FPGA模块与所述信号电路模块连接；所述FPGA模块通过总线与所述DSP模块连接；所述复位模块分别与所述X86模块、FPGA模块、DSP模块连接；所述时钟管理模块与所述X86模块连接。
2.根据权利要求1所述的基于X86与通用操作系统的嵌入式综合处理平台，其特征在于所述的X86模块包括CPU、南桥芯片、北桥芯片、DDR，运行通用操作系统中的一种，用于完成数据处理、显示控制和对所有外部接口的控制。
3.根据权利要求1所述的基于X86与通用操作系统的嵌入式综合处理平台，其特征在于所述的外部接口模块包括硬盘、鼠标、键盘、RS232接口、RS422接口、以太网接口、LVDS接口、VGA 接口、USB 接口、PCI 接口。
4.根据权利要求1所述的基于X86与通用操作系统的嵌入式综合处理平台，其特征在于所述的信号电路模块包括信号模拟电路，以及用于实现信号编解码功能的信号编解码模块，用于实现信号的A/D转换的A/D转换模块，和用于实现信号的D/A转换的D/A转换模块。
5.根据权利要求1所述的基于X86与通用操作系统的嵌入式综合处理平台，其特征在于所述的FPGA模块由逻辑模块组和用于获取内部各逻辑模块的状态，完成各模块的协调控制，并响应通过PCI传入的主控命令模块组成。
【文档编号】G06F15/76GK204009892SQ201420445355
【公开日】2014年12月10日 申请日期:2014年8月7日 优先权日:2014年8月7日
【发明者】戴荣, 阴陶, 孙海飙, 李璞 申请人:成都傅立叶电子科技有限公司