技术特征：
技术总结
本发明公开了一种处理器中断机制的验证方法及验证装置，其中，方法包括以下步骤：随机生成定向指令序列；根据指令序列配置DUT的打开中断使能，并配置中断处理入口；在中断处理时，添加N条例外返回指令，以退出例外处理程序并且跳转至被中断取消的指令PC；在多条指令提交时，对DUT的寄存器的状态进行采样；对DUT加入随机中断，以得到加入随机中断对指令流水序列的影响结果。本发明实施例的验证方法，通过对DUT随机加入中断验证中断对DUT的影响，并且可以不受中断的影响进行数据对比，从而保证验证结果的准确性，提高验证的可靠性，简单便捷。
技术研发人员：张智;陈铠
受保护的技术使用者：北京国睿中数科技股份有限公司
技术研发日：2015.12.29
技术公布日：2017.07.07