本发明涉及数据传输技术领域，尤其是涉及一种用于嵌入式平台的多接口数据交换电路。
背景技术：
高速、高精、开放式与智能化是数控技术的发展趋势，传统基于模拟接口的数控系统因其单向通信及存在干扰等问题，越来越凸显出局限性。而基于现场总线的数控系统因具有分布式控制及全数字通信等优点，能满足高速、高精、开放式与智能化的控制需求。数控系统中的主要部件包括数字控制器、伺服驱动器以及IO设备等。现场总线的主设备以总线通信板卡的形式插入数控装置，从设备一般直接在伺服驱动器的硬件板上实现，主设备和设备通过现场总线进行通信。总线通信板卡数据读写接口的实现方式依据平台而定，其在PC平台上的实现大多采用的是成熟的PCI接口，而在嵌入式平台上则很少有类似的成熟接口可用，即使有也需要复杂的电路或专用芯片的支持。
技术实现要素：
针对现有技术的上述缺陷，本发明提供了一种用于嵌入式平台的多接口数据交换电路。
本发明可以通过以下技术方案来实现：
一种用于嵌入式平台的多接口数据交换电路，它包括FPGA芯片和CPU芯片，所述FPGA芯片和CPU芯片通过GPMA总线相连接，所述FPGA芯片还连接有EPCS64模块、LED指示灯、第一网口芯片、第二网口芯片和JTAG通讯模块，所述CPU芯片连接有USB接口、SDcard扩展接口、RS485接口、UART接口和多个以太网控制芯片。
进一步，所述FPGA芯片包括MII数据接收模块、MII数据发送模块、时钟管理模块、嵌入式双端口RAM模块和GPMC通信模块，所述MII数据接收模块、MII数据发送模块、时钟管理模块和GPMC通信模块分别与嵌入式双端口RAM模块连接。
进一步，所述第一网口芯片采用RTL8305以太网交换控制芯片，所述第二网口芯片采用RTL8201以太网交换控制芯片。
进一步，所述FPGA芯片通过第一网口芯片连接多个接口RJ45。
进一步，所述FPGA芯片通过第一网口芯片连接接口RJ45。
进一步，所述CPU芯片通过以太网控制芯片连接有接口RJ45，所述以太网控制芯片采用型号为LAN9220芯片。
进一步，所述CPU芯片通过GPMA总线多个以太网控制芯片连接。
进一步，所述FPGA芯片还连接有电源模块。
本发明具有的优点和积极效果是：由于采用上述技术方案，该电路主要应用于多接口的数据交换。该电路使用GPMC总线方式控制，完成对该总线的技术积累；同时为方便与其他工程连接，预留RS232接口、RS485接口、USB接口、UART接口通信等方式。
附图说明
图1为本发明的一种用于嵌入式平台的多接口数据交换电路结构框图。
具体实施方式
如图1所示，一种用于嵌入式平台的多接口数据交换电路，包括包括FPGA芯片和CPU芯片，所述FPGA芯片和CPU芯片通过GPMA总线相连接，所述FPGA芯片还连接有EPCS64模块、LED指示灯、第一网口芯片、第二网口芯片和JTAG通讯模块，所述CPU芯片连接有USB接口、SDcard扩展接口、RS485接口、UART接口和多个以太网控制芯片。
所述FPGA芯片包括MII数据接收模块、MII数据发送模块、时钟管理模块、嵌入式双端口RAM模块和GPMC通信模块，所述MII数据接收模块、MII数据发送模块、时钟管理模块和GPMC通信模块分别与嵌入式双端口RAM模块连接。
所述第一网口芯片采用RTL8305以太网交换控制芯片，所述第二网口芯片采用RTL8201以太网交换控制芯片。
所述FPGA芯片通过第一网口芯片连接多个接口RJ45。所述FPGA芯片通过第一网口芯片连接接口RJ45。所述FPGA芯片还连接有电源模块。
所述CPU芯片通过以太网控制芯片连接有接口RJ45，所述以太网控制芯片采用型号为LAN9220芯片。所述CPU芯片通过GPMA总线多个以太网控制芯片连接。
本实例的工作过程：如图1中FPGA芯片与CPU芯片是整个电路的核心。电源模块为系统提供工作所需直流电源，JTAG通讯模块用于对FPGA芯片进行调试和程序下载。由于FPGA芯片是基于SRAM工艺，掉电后程序就会消失，所以需要加入一片外程序存储电路用于永久的保存FPGA芯片的程序。FPGA芯片通过RII与两个网络芯片进行通信，FPGA芯片与通过GPMC总线与CPU芯片通信。CPU芯片通过GPMC总线与两个网络芯片互联互通，CPU芯片可以通过USB、UART、RS485、SDcard与外部进行数据交换。
FPGA芯片内部主要由MII接口数据接收模块、MII接口数据发送模块、时钟管理模块、嵌入式双端口RAM模块、GPMC接口通信模块组成。其中MII接口数据接收模块主要实现，将从MII接口接收到的一包以太网帧重新组成以字节为单位的数据并存入FPGA内部的嵌入式RAM块中；计算每包数据的字节数量，并保存在相应RAM块的指定存储空间中；实现16个接收RAM块的轮询工作和地址偏移控制。MII接口数据发送模块主要实现，判断嵌入式RAM块中是否有待发送的数据包，读取数据包长度，将RAM中的字节内容转换为4bit位宽的MII接口数据。时钟管理模块提供PHY芯片工作时钟、FPGA芯片内部系统时钟和RAM工作时钟。嵌入式双端口RAM模块用于存储最多16包发送帧数据和16包接收帧数据。GPMC接口通信模块，用于实现FPGA芯片与DM3730芯片GPMC接口的双向通信，从RAM中读取一包数据通过GPMC接口发送给DM3730芯片，从GPMC接口读取数据并写入FPGA芯片嵌入式RAM中。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。