适用于NFC标签的100%解调电路的制作方法

本发明涉及一种适用于NFC标签的100%解调电路。

背景技术：

NFC(Near Field Communication，近场通信)标签芯片是存储数据的IC芯片，可被NFC设备读取，通常应用在被动通信模式，具有体积小、重量轻、成本低以及使用寿命长等优点，被广泛应用与产品的防伪溯源、供应链管理、门禁、公交系统等各大行业。

NFC标签芯片主要由射频模拟前端、数字控制器和存储器三个核心模块组成。射频模拟前端负责获取RF能量给整个标签芯片提供电源、恢复数据和产生时钟等信号，是芯片能否稳定工作的关键，而100%解调电路就是整个数据恢复中一部分。解调是调制的逆过程，是从高频已调波中恢复出原低频调制信号的过程。解调电路就是完成从天线上调制载波信号中解调出数字信号，而对于该NFC标签芯片主要要求对满足106kbit通讯速率的ISO14443 TypeA,即100%调制信号能够正确解调。

现有的100%解调电路采用的方案主体电路结构如图1所示。该100%解调电路主要包括包络信号解调部分、解调信号整形部分以及高压信号至低压信号转换部分。而对于包络信号解调部分电路结构原理图如图1所示。其中AN1与AN2表示芯片连接外部天线的PAD，HVNZ1/HVNZ2为采样天线包络的零阈值高压NMOS管，HVPM11/HVPM21、HVNM11/HVNM21分别为产生镜像电流的高压PMOS管与NMOS管，其中电阻R₁/R₂/R₃与HVPM11共同作用产生镜像偏置电流。

工作原理如下，当NFC标签芯片靠近NFC读取设备时，标签芯片内部RF前端整流电路产生了供整个芯片工作的电源电压AVDD，同时随着电源电压AVDD的产生，芯片内部给数字供电ldo电路也正常工作产生了给低压器件供电的DVDD电压。当NFC读取设备发送100%调制信号时，在13.56MHz载波正常工作的情况下，由于HVNM21 NMOS管下拉的电流较小DM100信号电平保持高电平状态，而在调制状态时由于100%调制时，NFC读取设备不发送能量，所以标签芯片天线上无法耦合到能量，在设计中DM100端电容值较小，所以DM100端电压会由于HVNM21下拉电流的作用变为低电平，从而达到对包络信号的解调。然而此时解调出来的包络信号高电平以及上升下降沿由于受到载波的影响存在很大的扰动，所以需要整形电路对该波形进行整形，通过整形的解调波形工作的电压域较大无法作为数字电路的输入信号，在解调电路中需要增加高低压转换电路完成解调信号从高压到低压的转换。

对于这种100%解调电路的方案来说，虽然能够较好的对来自NFC读取设备发送的调制信号进行解调，但是在电路设计中需要增加高压零阈值NMOS器件对包络信号进行采样，以及为了产生对DM100端的下拉电流，电路中增加了电流产生电路，而且该电流是芯片上电以后一直处于工作的状态，考虑到芯片的低功耗的要求，电路中电阻R₁/R₂/R₃阻值的设计需要达到兆欧量级。所以该方案的100%解调电路的设计不仅增加了电路设计的复杂度而且还会给芯片带来面积的增加，增加芯片的成本。

技术实现要素：

为克服现有技术的缺陷，本发明提供一种适用于NFC标签的100%解调电路。本发明的技术方案是：

一种适用于NFC标签的100%解调电路，包括高压PMOS管HVPM1、HVPM2、HVPM3，高压NMOS管HVNM1、HVNM2、HVNM3、HVNM4，低压PMOS管LVPM1、LVPM2、LVPM3、LVPM4，低压NMOS管LVNM1、LVNM2、LVNM3、LVNM4，电阻R₁、R₂、R₃以及电容C1、C2；

PMOS管HVPM1，该PMOS管HVPM1的衬底和源极接电源DVDD，漏极接NMOS管HVNM1的漏极，栅极与NMOS管HVNM1、HVNM2栅极以及与电阻R₁一端连接，R₁另一端接芯片天线PAD的AN端，NMOS管HVNM1源极连接HVNM2的漏极，HVNM1衬底与HVNM2衬底以及源极接地；

PMOS管HVPM2，该PMOS管HVPM2的衬底与源极接电源DVDD，漏极接NMOS管HVNM3的漏极，栅极与HVNM3的栅极共同连接到HVPM1与HVNM1的漏极，NMOS管HVNM3的衬底与源极接地；

PMOS管LVPM1，该PMOS管LVPM1的衬底与源极接电源DVDD，漏极接电阻R₂一端，电阻R₂另一端与R₃一端、电容C1一端、PMOS管HVPM3的栅极以及NMOS管HVNM4的栅极连接，电阻R3另一端接NMOS管LVNM1的漏极，LVNM1衬底与源极接地，电容C1的另一端接地；

PMOS管HVPM3，该PMOS管HVPM3的衬底与源极接电源DVDD，漏极接NMOS管HVNM4的漏极、电容C2的一端、PMOS管LVPM2的栅极以及NMOS管LVNM2的栅极，电容C2的另一端接地；

PMOS管LVPM2，该PMOS管LVPM2的衬底与源极接电源DVDD，漏极接NMOS管LVNM2的漏极，LVNM2的衬底与源极接地；

PMOS管LVPM3，该 PMOS管LVPM3的衬底与源极接电源DVDD,漏极接NMOS管LVNM3的漏极后作为解调电路的输出端RX100，栅极与LVNM3栅极共同连接到LVPM2的漏极以及LVNM2的漏极，LVNM3的衬底与源极接地。

本发明的优点是：本发明采用非线性电路和低通滤波器相结合实现了对NFC读取设备输出的调制信号进行包络检波，在电路设计中通过充分利用高压器件与低压器件阈值电压特性的差异，以及配合RC滤波网络能够较好的实现了调制信号的100%解调功能。

由于本发明的供电电压DVDD采用了与数字部分相同的低压电源供电,即都由ldo电路产生，所以不仅在电路设计的复杂度以及降低芯片的面积上有很大的提高，而且有效的降低了电路能量的损耗。

附图说明

图1是现有技术的结构示意图。

图2是本发明的结构示意图。

图3是当NFC读取设备传输传输速率为106kbit/s的ISO14443 TypeA调制信号时，本发明的100%解调电路对天线耦合后的信号进行解调的仿真验证波形。

图4是图3中的仿真验证波形的局部放大图形。

具体实施方式

下面结合具体实施例来进一步描述本发明，本发明的优点和特点将会随着描述而更为清楚。但这些实施例仅是范例性的，并不对本发明的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本发明的精神和范围下可以对本发明技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本发明的保护范围内。

参见图2， 本发明涉及一种适用于NFC标签的100%解调电路，包括高压PMOS管HVPM1、HVPM2、HVPM3，高压NMOS管HVNM1、HVNM2、HVNM3、HVNM4，低压PMOS管LVPM1、LVPM2、LVPM3、LVPM4，低压NMOS管LVNM1、LVNM2、LVNM3、LVNM4，电阻R1、R2、R3以及电容C1、C2；

PMOS管HVPM1，该PMOS管HVPM1的衬底和源极接电源DVDD，漏极接NMOS管HVNM1的漏极，栅极与NMOS管HVNM1、HVNM2栅极以及与电阻R1一端连接，R1另一端接芯片天线PAD的AN端，NMOS管HVNM1源极连接HVNM2的漏极，HVNM1衬底与HVNM2衬底以及源极接地；

PMOS管HVPM2，该PMOS管HVPM2的衬底与源极接电源DVDD，漏极接NMOS管HVNM3的漏极，栅极与HVNM3的栅极共同连接到HVPM1与HVNM1的漏极，NMOS管HVNM3的衬底与源极接地；

PMOS管LVPM1，该PMOS管LVPM1的衬底与源极接电源DVDD，漏极接电阻R2一端，电阻R2另一端与R3一端、电容C1一端、PMOS管HVPM3的栅极以及NMOS管HVNM4的栅极连接，电阻R3另一端接NMOS管LVNM1的漏极，LVNM1衬底与源极接地，电容C1的另一端接地；

PMOS管HVPM3，该PMOS管HVPM3的衬底与源极接电源DVDD，漏极接NMOS管HVNM4管的漏极、电容C2的一端、PMOS管LVPM2的栅极以及NMOS管LVNM2的栅极，电容C2 的另一端接地；

PMOS管LVPM2，该PMOS管LVPM2的衬底与源极接电源DVDD，漏极接NMOS管LVNM2的漏极，LVNM2的衬底与源极接地；

PMOS管LVPM3，该 PMOS管LVPM3的衬底与源极接电源DVDD,漏极接NMOS管LVNM3的漏极后作为解调电路的输出端RX100，栅极与LVNM3栅极共同连接到LVPM2的漏极以及LVNM2的漏极，LVNM3的衬底与源极接地。

本发明的工作原理是：当NFC读取设备打开并靠近NFC标签芯片时，NFC标签天线耦合到电磁波能量，经过整流电路模块产生直流电压并给整个芯片供电，同时芯片中ldo模块工作产生了DVDD电源电压给数字部分，100%解调电路以及其他电路模块供电。在本发明中100%解调电路的输入连接到芯片中天线的PAD,电阻R₁目的是防止静电释放时对电路内部器件的栅端造成损害。在电路设计中最核心部分为电阻R₂与C1组成的低通滤波器，该低通滤波器带宽要求低于13.56MHz，所以当C点为13.56MHz方波时，R₂与C1组成的低通滤波器把13.56MHz信号

滤除。

其中A点为管HVPM1的栅极、HVNM1的栅极、NMOS管HVNM2的栅极与电阻R₁一端的连接点；B点为管HVPM1的漏极与管HVNM1的漏极的连接点以及管HVPM2的栅极与管HVNM3的栅极的连接点；C点为管HVPM2的漏极与管HVNM3的漏极的连接点以及管LVPM1的栅极与管LVNM1的栅极的连接点；D点为电阻R₂、R₃的公共端与电容C1上极板以及高压MOS管HVPM3栅极、HVNM4栅极的连接点；没有调制数据进行传输时，电路A点为13.56MHz的载波信号，C点为13.56MHz的方波，而当该信号方波经过R2、C1的低通滤波器时，输出为低电平，使RX100输出一直为高电平。

当有调制数据进行传输，发生调制时由于没有能量传输，所以A点信号为低电平，即C点在发生调制时也为低电平。因为传输速率为106kbit/s，所以远小于13.56MHz，则D点在NFC设备输送调制信号时为高电平。经过反相器的作用最终RX100调制发生时输出为低电平，即100%解调电路输出信号对NFC设备发送的调制数据进行了解调。

其中在电路设计中需要注意以下几个方面，A点驱动的高压NMOS管HVNM1与HVNM2需要设计成倒比管的形式，目的为当A点信号耦合到调制信号发生时，为了提高A点驱动的阈值电压。从而达到通过加快电路发生解调的时间使电路对调制信号响应速度的提高。而对于HVPM2与HVNM3仍然使用高压器件的目的为由于高压MOS管HVPM1与HVNM1的Cgd电容耦合原因，当13.56MHz载波从最高电压向最低电压降低时，在没有使HVPM1导通前B点电压会跟随载波信号的变化，使得B点电压低于零电平以下，得Vgs或者Vgd电压超出了低压器件的耐压程度，所以采用了高压器件。反相器HVPM3、HVNM4采用高压器件的目的为当D输出解调信号为低电平时，为了提高解调信号的响应速度，D点信号在低电平时会高于零电位值，为了防止NMOS管HVNM4导通在设计中采

用了高压器件代替低压器件进行设计。

该解调电路完全支持NFC Forum Type2协议与ISO14443 TypeA传输协议，其要求数据通信传输的速率为106kbit/s，即调制载波中包络

的pause时间约为9.44us。

如图3所示，从仿真结果看解调电路能够很好的实现对叠加在载波

中的包络信号进行解调，而且解调信号相对于调制信号的延迟约为210ns，符合设计指标以及工程应用的需求。

图4给出仿真验证波形的局部放大图形，从图形上看解调电路对

天线耦合的调制信号响应速度较快。