一种基于MCU的SOC及其内核协作控制单元的制作方法

本发明涉及MCU技术领域，具体是一种基于MCU的SOC及其内核协作控制单元。

背景技术：

MCU又称单片微型计算机或者单片机，是把中央处理器的频率与规格做适当缩减，并将内存、计数器、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。

本发明通过内核协作控制单元及其与时钟门控单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

技术实现要素：

本发明的目的在于提供一种基于MCU的SOC及其内核协作控制单元，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，第一时钟控制单元GC1还分别连接内核协作控制单元和MCU内核，第二时钟控制单元GC2还分别连接内核协作控制单元和协处理内核，内核协作控制单元还连接MCU内核，MCU内核还连接协处理内核。

作为本发明的进一步方案：所述内核协作控制单元包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或门OR。

与现有技术相比，本发明的有益效果是：本发明通过内核协作控制单元及其与时钟门控单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

附图说明：

图1为本发明的整体框图；

图2为内核协作控制单元的方框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-2，本发明描述一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，第一时钟控制单元GC1还分别连接内核协作控制单元和MCU内核，第二时钟控制单元GC2还分别连接内核协作控制单元和协处理内核，内核协作控制单元还连接MCU内核，MCU内核还连接协处理内核。

内核协作控制单元包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或门OR。

本方案的工作原理:如图 1所示。在SOC中包含MCU内核（MCU_CORE）与协处理内核（PROC_CORE）2个处理核心。时钟单元（CLOCK_EN）负责产生芯片工作所需的2个主要时钟：MCU内核工作时钟（clk_mcu）和协处理内核工作时钟（clk_proc)。因为在SOC中MCU内核（MCU_CORE）与协处理内核（PROC_CORE）存在共享SOC内部资源的情况，所以MCU内核（MCU_CORE）与协处理内核（PROC_CORE）的工作时间是错开的，即当MCU内核（MCU_CORE）工作时，协处理内核（PROC_CORE）处于休眠状态；而当协处理内核（PROC_CORE）工作时，MCU内核（MCU_CORE）处于休眠状态。内核协作控制单元（CO_CTRL）负责管控SOC中MCU内核（MCU_CORE）与协处理内核（PROC_CORE）2个处理核心的工作与休眠控制。

在SOC工作时，MCU内核（MCU_CORE）先于协处理内核（PROC_CORE）而工作。此时，内核协作控制单元（CO_CTRL）输出的MCU内核时钟门控信号（gate_mcu）为高电平有效状态，从而触发时钟门控单元1(GC1)开启MCU内核工作时钟（clk_core_gc），MCU内核（MCU_CORE）开始工作。当MCU内核（MCU_CORE）完成阶段性工作并且需要启动协处理内核（PROC_CORE）的时候，MCU内核（MCU_CORE）输出的协处理内核工作使能信号（enable）为高电平有效状态，促使协处理内核（PROC_CORE）进入准备状态。同时MCU内核（MCU_CORE）输出MCU内核休眠请求信号（sleep_req）至内核协作控制单元（CO_CTRL），内核协作控制单元（CO_CTRL）在检测到MCU内核休眠请求信号（sleep_req）为高电平状态时，将控制MCU内核时钟门控信号（gate_mcu）为低电平无效状态，从而触发时钟门控单元1(GC1)关闭MCU内核工作时钟（clk_core_gc）。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)开启协处理内核工作时钟（clk_proc_gc）。此时，MCU内核（MCU_CORE）停止工作，同时协处理内核（PROC_CORE）进入工作状态。当协处理内核（PROC_CORE）亦完成阶段性工作并且需要启动MCU内核（MCU_CORE）的时候，协处理内核（PROC_CORE）输出的MCU内核唤醒请求信号（wake）为高电平有效状态。内核协作控制单元（CO_CTRL）在检测到MCU内核唤醒请求信号（wake）为高电平状态时，将控制MCU内核时钟门控信号（gate_mcu）为高电平有效状态，从而触发时钟门控单元1(GC1)开启MCU内核工作时钟（clk_core_gc）。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)关闭协处理内核工作时钟（clk_proc_gc）。此时，MCU内核（MCU_CORE）进入工作状态，同时协处理内核（PROC_CORE）进入休眠状态。在本发明中，通过内核协作控制单元（CO_CTRL）及其与2个时钟门控单元的配合，可以使MCU内核（MCU_CORE）与协处理内核（PROC_CORE）能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗。并且通过错开MCU内核（MCU_CORE）与协处理内核（PROC_CORE）占用同一芯片内部资源的时间，使在SOC中MCU内核（MCU_CORE）与协处理内核（PROC_CORE）能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

内核协作控制单元（CO_CTRL）的工作原理如图 2所示。内核协作控制单元（CO_CTRL）在检测到MCU内核休眠请求信号（sleep_req）为高电平状态时，将触发寄存器R1的输出信号（sleep_latch）锁存为高电平输出状态。sleep_latch信号经过反相器取反之后，连接至或门OR的输入端。或门OR的另一个输入端连接至唤醒门控信号（wake_latch）。在无有效的唤醒的情况下，唤醒门控信号（wake_latch）为低电平，将控制MCU内核时钟门控信号（gate_mcu）为低电平无效状态，并输送至时钟门控单元1(GC1)，从而将MCU内核工作时钟（clk_core_gc）关闭，从而实现休眠情况下节省功耗。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)开启协处理内核工作时钟（clk_proc_gc）。内核协作控制单元（CO_CTRL）在检测到MCU内核唤醒请求信号（wake）为高电平状态时，与唤醒相应的逻辑电路会使到寄存器R2的输出信号wake_latch为高电平输出状态。然后或门OR的输出信号也由此切换至高电平输出状态，从而触发时钟门控单元1(GC1)开启MCU内核工作时钟（clk_core_gc）。同时，MCU内核时钟门控信号（gate_mcu）通过反相器后将触发时钟门控单元2(GC2)关闭协处理内核工作时钟（clk_proc_gc）。为了在唤醒MCU内核之后，能够及时撤除寄存器R2的高电平输出状态，使得MCU内核能够马上有效地响应接下来的休眠请求，MCU内核还通过MCU内核的运行反馈信号（core_run）输入至内核协作控制单元中。当MCU内核运行时为core_run信号为高电平，当MCU内核休眠时core_run信号为低电平。在内核协作控制单元中，将core_run信号取反，连接到寄存器R2的异步复位端。当MCU内核被唤醒后，core_run变为高电平，寄存器R2被异步复位，它的输出信号wake_latch由高电平输出状态更快地切换至低电平输出状态,从而使MCU内核被唤醒之后，能够能够更快地有效响应其接下来的休眠需求，从而节省功耗。