1.一种算术运算电路，包括：
输出端；
第一输入端，其耦合到以预定顺序提供多个信号的定序器电路，其中，所述第一输入端从所述定序器电路接收所述多个信号中的第一信号；
第二输入端和第三输入端，其接收第二信号和第三信号；
乘法器，其具有第一乘法器输入端口和第二乘法器输入端口和乘法器输出端口，其中，所述乘法器输出端口耦合到所述输出端；以及
配置电路，其配置所述算术运算电路以在第一模式中通过将所述第一信号和第二信号路由到所述第一乘法器输入端口和第二乘法器输入端口实现第一算术运算功能，以及配置所述算术运算电路以在第二模式中通过将所述第二信号和第三信号路由到所述第一乘法器输入端口和第二乘法器输入端口实现第二算术运算功能。
2.如权利要求1所述的算术运算电路，还包括：
加法器，其具有第一加法器输入端口和第二加法器输入端口和加法器输出端口，其中，所述第一加法器输入端口耦合到所述乘法器输出端口，并且所述加法器输出端口耦合到所述输出端并耦合到所述第二加法器输入端口。
3.如权利要求2所述的算术运算电路，还包括：
寄存器，其耦合在所述加法器输出端口和所述第二加法器输入端口之间，其中，所述寄存器和所述加法器共同实现累加功能。
4.如权利要求3所述的算术运算电路，还包括：
第四输入端，其耦合到所述定序器电路，其中，所述第四输入端从所述定序器电路接收控制信号；以及
多路复用器，其耦合在所述寄存器和所述第二加法器输入端口之间，其中，所述多路复用器根据所述控制信号将所述寄存器从所述第二加法器输入端口去耦合。
5.如权利要求1所述的算术运算电路，还包括：
第四输入端和第五输入端，其耦合到所述定序器电路，其中，所述第四输入端和第五输入端从所述定序器电路接收所述多个信号中的第四信号和第五信号；以及
预加法器，其具有第一预加法器输入端口和第二预加法器输入端口，所述第一预加法器输入端口和第二预加法器输入端口分别从所述第四输入端和第五输入端接收第四信号和第五信号，并且其中所述预加法器计算所述第四信号和第五信号的和。
6.如权利要求5所述的算术运算电路，还包括：
第六输入端，其耦合到所述定序器电路，其中所述第六输入端从所述定序器电路接收控制信号；以及
多路复用器，其接收来自所述第四输入端的所述第四信号、来自所述预加法器的所述和，以及来自所述第六输入端的所述控制信号，以及在第二模式中根据所述控制信号在所述第四信号与所述和之间进行选择。
7.如权利要求1所述的算术运算电路，其中，所述定序器电路包括：
存储器电路，其以预定顺序输出所述多个信号。
8.如权利要求7所述的算术运算电路，其中，所述定序器电路还包括：
计数器电路，其耦合到所述存储器电路并且以预定数递增以生成所述存储器电路的写入地址；以及
附加计数器电路，其耦合到所述计数器电路并且生成所述预定数。
9.一种定序器电路，包括：
线路，其传输提供多个触发事件的时钟信号；
计数器，其在所述多个触发事件中的第一触发事件以大于1的预定数递增以生成计数器输出；
存储器电路，其接收写入数据信号、读取地址信号，和所述计数器输出，其中，在所述多个触发事件的第二触发事件存储器电路在基于所述计数器输出的第一地址存储所述写入数据信号，并且输出来自基于所述读取地址信号的第二地址的读取数据信号；以及
输出端，其耦合到算术运算电路，其中，所述输出端接收来自所述存储器电路的所述读取数据信号并且向所述算术运算电路发送所述读取数据信号。
10.如权利要求9所述的定序器电路，其中，所述计数器在所述第一触发事件之后随即发生的所述多个触发事件中的第三触发事件递增预定数。
11.如权利要求9所述的定序器电路，还包括：
模数计数器电路，其耦合到所述计数器电路，其中，所述模数计数器电路在所述多个触发事件的每个触发事件递增1直至大于1的最大数，并且提供所述最大数作为至所述计数器电路的所述预定数。
12.如权利要求9所述的定序器电路，还包括：
加法器，其接收第一信号和第二信号，计算所述第一信号和第二信号的和，以及将所述和提供为至所述存储器电路的所述读取地址信号；以及
附加计数器，其在所述多个触发事件的所述第一触发事件递增大于1的其他预定数以生成附加计数器输出，并且将所述附加计数器输出提供为至所述加法器的所述第一信号。
13.如权利要求12的定序器电路，还包括：
附加存储器电路，其接收附加读取地址信号并且在所述多个触发事件的所述第二触发事件输出来自基于所述附加读取地址信号的第三地址的附加读取数据信号，其中，所述附加读取数据信号的第一部分被提供为至所述加法器的所述第二信号，并且其中，所述附加读取数据信号的第二部分被提供为至所述算术运算电路的控制信号；以及
模数计数器电路，其耦合到所述附加计数器电路和所述附加存储器电路，其中，所述模数计数器电路在所述多个触发事件中的每个触发事件以1递增计数直至最大数，并且提供所述最大数作为至所述附加计数器电路的所述附加预定数并且提供所述计数作为至所述附加存储器电路的所述附加读取地址信号。
14.如权利要求13所述的定序器电路，其中，所述算术运算电路还包括：
乘法-累加电路，其基于来自所述定序器电路的所述读取数据信号和所述控制信号执行乘法-累加功能。
15.一种操作包括乘法-累加电路和定序器电路的集成电路的方法，包括：
在所述定序器电路的第一存储器电路接收第一读取地址信号；
从基于所述第一读取地址信号的所述第一存储器电路中的第一位置检索控制信号；
使用所述定序器电路中的加法器基于所述控制信号计算第二读取地址信号；
从基于所述第二读取地址信号的所述定序器电路中的第二存储器电路中的第二位置检索数据信号；以及
使用所述乘法-累加电路通过将所述数据信号乘以系数信号计算输出信号。
16.如权利要求15所述的方法，还包括：
使用模数计数器电路生成递增信号和最大数信号，其中所述第一读取地址基于所述递增信号；
使用另一个计数器电路利用所述最大数信号递增计数器输出信号；以及
向所述加法器电路发送所述计数器输出信号。
17.如权利要求15所述的方法，还包括：
使用计数器电路生成写入地址信号；以及
向所述第二存储器电路发送所述写入地址信号。
18.如权利要求15所述的方法，还包括：
从所述第一存储器电路检索所述系数信号；以及
向所述乘法-累加电路发送所述系数信号。
19.如权利要求18所述的方法，其中，基于所述数据信号计算输出信号还包括：
使用所述控制信号控制所述乘法-累加电路中的选择器电路以将所述系数信号和所述数据信号路由到所述乘法-累加电路中的乘法器；以及
使用所述乘法器计算所述系数信号和所述数据信号的乘积。
20.如权利要求19所述的方法，还包括：
使用所述乘法器计算附加系数信号和附加数据信号的附加乘积；以及
使用所述乘法-累加电路中的累加器计算所述乘积与所述附加乘积的累加和作为所述输出信号。