一种计算机以及用于计算机主板的时钟控制电路的制作方法

本实用新型属于计算机技术领域，特别是涉及一种计算机以及用于计算机主板的时钟控制电路。

背景技术：

目前，国产的计算机主板中处理器(CPU，Central Processing Unit)的外围接口比较单一，主要是通过PCIE(Peripheral Component Interconnect Express，外设部件快速互联)总线连接外围器件，包括PCIE桥、SATA控制器，USB控制器、LPC(Linear Power Controller，线性功率控制器)以及CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)，并通过CPLD对整台计算机的时序进行控制，上述的元器件都是统一集成在计算机主板上。

由于上述外围器件的运行需要多种不同频率的时钟信号，而现有的时钟控制技术是采用产生单一频率的时钟芯片，外加有源晶振和无源晶振产生其它不同频率的时钟信号辅助实现，以满足PCIE桥、SATA控制器，USB控制器、LPC以及CPLD等外围器件对不同频率的时钟信号的要求。上述方案由于有源晶振和无源晶振的存在容易对其他高速信号造成干扰，从而造成计算机系统不稳定的问题。

因此，现有的时钟控制技术中因存在有源晶振和无源晶振容易对其他高速信号造成干扰导致计算机系统不稳定的问题。

技术实现要素：

本实用新型目的在于提供一种计算机以及用于计算机主板的时钟控制电路，旨在解决现有的时钟控制技术中因存在有源晶振和无源晶振容易对其他高速信号造成干扰导致计算机系统不稳定的问题。

本实用新型实施例提供了一种用于计算机主板的时钟控制电路，计算机主板中的处理器与多个外围器件电性连接，所述时钟控制电路包括时钟芯片，所述时钟芯片的多个串口端分别一一对应连接所述多个外围器件的输入端，所述时钟芯片的接收端接所述处理器的控制端；当计算机启动时，所述处理器控制所述时钟芯片发送不同频率的时钟信号分别使对应的所述多个外围器件运行。

本实用新型实施例还提供了一种计算机，包括计算机主板，所述计算机还包括如上述所述的时钟控制电路。

本实用新型提供了一种计算机以及用于计算机主板的时钟控制电路，该计算机主板中的处理器与多个外围器件电性连接，该时钟控制电路包括时钟芯片，时钟芯片的多个串口端分别一一对应连接多个外围器件的输入端，时钟芯片的接收端接处理器的控制端；当计算机启动时，处理器控制时钟芯片发送不同频率的时钟信号分别使对应的所述多个外围器件运行。由此实现了只需一个时钟芯片即可提供多个外围器件所需要的不同频率的时钟信号，简化了计算机系统，提高了计算机系统的稳定性，从而解决了现有的时钟控制技术中因存在有源晶振和无源晶振容易对其他高速信号造成干扰导致计算机系统不稳定的问题。

附图说明

图1为本实用新型实施例提供的一种用于计算机主板的时钟控制电路的模块结构示意图。

图2为本实用新型实施例提供的一种用于计算机主板的时钟控制电路的电路连接结构示意图。

具体实施方式

为了使本实用新型要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本实用新型实施例提供的一种用于计算机主板的时钟控制电路的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

一种计算机，包括计算机主板和时钟控制电路，计算机主板包括处理器103和多个外围器件102，计算机主板中的处理器103与多个外围器件102电性连接，该时钟控制电路包括时钟芯片101，时钟芯片101的多个串口端分别一一对应连接多个外围器件102的输入端，时钟芯片101的接收端接处理器103的控制端；当计算机启动时，处理器103控制时钟芯片101发送不同频率的时钟信号分别使对应的多个外围器件102运行。

在本实施例中，多个外围器件包括PCIE桥、SATA控制器，USB控制器、线性功率控制器、网卡、显卡、扩展插槽以及复杂可编程逻辑器件。

在本实施例中，时钟芯片101(图1采用U1表示)的第一串口端I/O1接PCIE桥，时钟芯片101的第二串口端I/O2接显卡，时钟芯片101的第三串口端I/O3接网卡，时钟芯片101的第四串口端I/O4接SATA控制器，时钟芯片101的第五串口端I/O5接USB控制器，时钟芯片101的第六串口端I/O6接线性功率控制器(图1采用LPC表示)，时钟芯片101的第七串口端I/O7接扩展插槽(图1采用SLOT表示)，时钟芯片101的第八串口端I/O8接复杂可编程逻辑器件(图1采用CPLD表示)。时钟芯片101采用了型号IDT5P49V5908的时钟芯片，当然，时钟芯片的型号不作限定，只要能达到与本实施例时钟芯片101所述的功能作用亦可。

在本实施例中，多个外围器件102中，SATA控制器和网卡都需要频率为25MHz的时钟信号，USB控制器需要频率为24MHz的时钟信号，PCIE桥、LPC、网卡、显卡、扩展插槽以及CPLD都需要频率为100MHz的时钟信号。该时钟芯片101可以提供多组100MHz的时钟信号、以及25MHz和24MHz的时钟信号，以满足上述多个外围器件102的需求。

图2示出了本实用新型实施例提供的一种用于计算机主板的时钟控制电路的电路连接结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

该计算机主板的处理器103包括控制芯片，控制芯片的控制端CTRL为处理器103的控制端，控制芯片的多个连接端分别对应接多个外围器件102。

在本实施例中，控制芯片103的第一连接端GPIO1接PCIE桥，控制芯片103的第二连接端GPIO2接显卡，控制芯片103的第三连接端GPIO3接网卡，控制芯片103的第四连接端GPIO4接SATA控制器，控制芯片103的第五连接端GPIO5接USB控制器，控制芯片103的第六连接端GPIO6接线性功率控制器(图2采用LPC表示)，控制芯片103的第七连接端GPIO7接扩展插槽(图2采用SLOT表示)，控制芯片103的第八连接端GPIO8接复杂可编程逻辑器件(图1采用CPLD表示)。控制芯片103采用了型号FT-1500A的CPU芯片，当然，控制芯片的型号不作限定，只要能达到与本实施例控制芯片103所述的功能作用亦可。

本实用新型实施例提供的一种计算机以及用于计算机主板的时钟控制电路的工作原理为：

首先，开启直流电源VCC，对所述时钟控制电路电路供电，接着在启动计算机的过程中，处理器103控制时钟芯片101发送不同频率的时钟信号给对应的多个外围器件102，即是发送100MHz的时钟信号给PCIE桥、LPC、网卡、显卡、扩展插槽以及CPLD，发送25MHz的时钟信号给SATA控制器和网卡，发送24MHz的时钟信号给USB控制器，使得上述多个外围器件102运行。因此，只需一个时钟芯片即可提供多个外围器件所需要的不同频率的时钟信号，简化了计算机系统，提高了计算机系统的稳定性。

综上所述，本实用新型实施例提供了一种计算机以及用于计算机主板的时钟控制电路，该计算机主板中的处理器与多个外围器件电性连接，该时钟控制电路包括时钟芯片，时钟芯片的多个串口端分别一一对应连接多个外围器件的输入端，时钟芯片的接收端接处理器的控制端；当计算机启动时，处理器控制时钟芯片发送不同频率的时钟信号分别使对应的所述多个外围器件运行。由此实现了只需一个时钟芯片即可提供多个外围器件所需要的不同频率的时钟信号，简化了计算机系统，提高了计算机系统的稳定性，从而解决了现有的时钟控制技术中因存在有源晶振和无源晶振容易对其他高速信号造成干扰导致计算机系统不稳定的问题。本实用新型实施例实现简单，不需要增加额外的硬件，可有效降低成本，具有较强的易用性和实用性。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。