本实用新型涉及一种求解线性方程组的装置，特别涉及一种基于有限域的线性方程组求解装置。
背景技术：
线性方程组是各个方程关于未知变量均为一次的方程组，由多个线性方程组成。线性方程也称一次方程，指未知变量都是一次的方程。它的一般的形式是ax+by+...+cz＝d,其中x,y,z是未知变量，a,b,c,d是已知常量。线性方程的等式两边乘以任何相同的非零数，方程的本质都不受影响。
求解线性方程组在很多数学问题和工程问题有广泛的应用。假定线性方程组是关于m个未知变量的方程组，则它包含m个线性方程。可以采用高斯消元法或高斯-约当消元法求解线性方程组，从而获得m个未知变量的值。高斯消元法通过多次迭代，将线性方程组化成上三角或下三角的形式，其中每次迭代的操作包括找主元、归一和消元；若方程组有解，再利用代入法求解出方程组的最终解。高斯-约当法是高斯消元法的一个变种，只需要通过多次迭代即可求解线性方程组。
有限域上的线性方程组是指方程组中的每个系数都是有限域上的元素。有限域又称伽罗瓦域(Galois Field，GF)，是含有有限个元素的域，常用的有限域形式有GF(2)和GF(2n)，其中n是正整数。复合域是有限域的一种特殊形式，常用的形式有GF((2n)2)，被广泛应用于通信和密码等领域。
求解有限域的线性方程组是一个非常消耗资源的任务，目前对于求解有限域线性方程组的方法一般使用的是软件方法，而利用硬件装置来优化有限域的线性方程组的求解较少见。
技术实现要素：
因此，为了克服现有技术的不足，本实用新型的目的在于提供一种基于有限域的线性方程组求解装置。
具体地，本实用新型实施例提出的一种基于有限域的线性方程组求解装置包括：主处理器，电连接线性方程组解输出端口和多个输入端口；存储器，电连接所述主处理器而作为存储器件；GF(2)处理器，电连接所述主处理器而作为基于有限域GF(2)的线性方程组的求解器件；GF((2n)2)处理器，电连接所述主处理器而作为基于复合域GF((2n)2)的线性方程组的求解器件；找主元运算器；归一运算器；消元运算器；以及调度器，电连接所述存储器、所述GF(2)处理器、所述GF((2n)2)处理器、所述找主元运算器、所述归一运算器和所述消元运算器。
在本实用新型的一个实施例中，所述主处理器包括总控制器、接口控制器和时序控制器，所述总控制器电连接所述接口控制器和所述时序控制器，所述线性方程组解输出端口电连接所述接口控制器。
在本实用新型的一个实施例中，所述多个输入端口包括电连接所述接口控制器的系数增广矩阵输入端口、GF(2n)不可约多项式输入端口、GF((2n)2)不可约多项式输入端口、时钟输入端口和复位输入端口。
在本实用新型的一个实施例中，所述存储器包括多项式存储器和矩阵存储器。
在本实用新型的一个实施例中，所述GF(2)处理器包括第一计数器和GF(2)运算器，所述第一计数器采用一个自增加法电路。
在本实用新型的一个实施例中，所述GF((2n)2)处理器包括第二计数器和GF((2n)2)运算器，所述第二计数器采用一个自增加法电路。
在本实用新型的一个实施例中，所述找主元运算器包括第一控制器和电连接所述第一控制器的第一寄存器组，所述第一控制器包括非零判断电路和有限域元素交换电路。
在本实用新型的一个实施例中，所述归一运算器包括：第二控制器、电连接所述第二控制器的第二寄存器组、有限域乘法器和有限域求逆器，所述有限域乘法器和所述有限域求逆器均电连接所述第二控制器以供调用，所述有限域乘法器包含与逻辑和异或逻辑门电路，所述有限域求逆器包括与逻辑和异或逻辑门电路。
在本实用新型的一个实施例中，所述消元运算器包括第三控制器、电连接所述第三控制器的第三寄存器组、有限域乘法器和有限域加法器，所述有限域乘法器和所述有限域加法器均电连接所述第三控制器以供调用，所述有限域乘法器包含与逻辑和异或逻辑门电路，所述有限域加法器包含异或逻辑门电路。
在本实用新型的一个实施例中，所述基于有限域的线性方程组求解装置为专用集成电路器件或可编程逻辑器件。
本实用新型实施例提供的基于有限域的线性方程组求解装置，能够求解复合域的线性方程组，输入需要求解的线性方程组的系数增广矩阵以及有限域的不可约多项式，经过计算后输出相应的线性方程组的解，具有消耗资源少等特点，可以广泛运用于各种工程领域，特别是密码算法的硬件实现和各种数学问题的求解中。
通过以下参考附图的详细说明，本实用新型的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本实用新型的范围的限定。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本实用新型的具体实施方式进行详细的说明。
图1是根据一个示例性实施例示出的一种基于有限域的线性方程组求解装置的结构示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。
如图1所示，本实用新型实施例提出的一种基于有限域的线性方程组求解装置10包括：主处理器11、存储器12、GF(2)处理器13、GF((2n)2)处理器14、调度器15、找主元运算器16、归一运算器17和消元运算器18。
其中，主处理器11为本装置10的核心器件，其例如包含总控制器111、接口控制器113和时序控制器115。
存储器12是本装置10的存储器件，其例如包含多项式存储器121和矩阵存储器123。
GF(2)处理器13是基于有限域GF(2)的线性方程组的求解器件，其例如包含第一计数器131和GF(2)运算器133。
GF((2n)2)处理器14是基于复合域(有限域)GF((2n)2)的线性方程组的求解器件，其例如包含第二计数器141和GF((2n)2)运算器143。
调度器15用于本装置10中各器件之间的调度和协调，其具体例如用于协调存储器12、GF(2)处理器13和GF((2n)2)处理器14以及调度找主元运算器16、归一运算器17和消元运算器18；本实施例中，调度器15电连接存储器12、GF(2)处理器13、GF((2n)2)处理器14、找主元运算器16、归一运算器17和消元运算器18。
找主元运算器16用于执行求解基于有限域GF(2)和基于有限域GF((2n)2)的线性方程组的找主元运算，其例如包含第一控制器161和第一寄存器组163。
归一运算器17用于执行求解基于有限域GF(2)和基于有限域GF((2n)2)的线性方程组的归一运算，其例如包含第二控制器171、第二寄存器组173、有限域乘法器175和有限域求逆器177。
消元运算器18用于执行求解基于有限域GF(2)和基于有限域GF((2n)2)的线性方程组的消元运算，其例如包含第三控制器181、第三寄存器组183、有限域乘法器185和有限域加法器187。
更具体地，主处理器11的总控制器111控制本装置10的存储器12、GF(2)处理器13和GF((2n)2)处理器14，实现对存储器12的读写、输入基于有限域的线性方程组的系数增广矩阵和不可约多项式、输出基于有限域的线性方程组的解和控制GF(2)处理器13和GF((2n)2)处理器14；本实施例中，总控制器111电连接存储器12、GF(2)处理器13和GF((2n)2)处理器14。
主处理器11的接口控制器113控制本装置10的输入和输出接口，本实施例的输入和输出接口包含：输入端口A、输入端口p(x)、输入端口p(x)、输入端口clk、输入端口res和输出端口V。其中，输入端口A用于输入需要求解的基于有限域的线性方程组的系数增广矩阵而作为系数增广矩阵输入端口，例如系数增广矩阵的大小是m×(m+1)、系数增广矩阵的元素是aij且均是有限域的元素，其中0≤i≤m-1,0≤j≤m,2≤m≤20；输入端口p(x)用于输入有限域GF(2n)的不可约多项式而作为GF(2n)不可约多项式输入端口，此处的不可约多项式的形式例如是p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1，其中n是正整数，1≤n≤10，pn-1,pn-2,...,p1是GF(2)的元素；输入端口q(x)用于输入有限域GF((2n)2)的不可约多项式而作为GF((2n)2)不可约多项式输入端口，且该不可约多项式的形式例如是q(x)＝x2+q1x+q0，其中q1,q0是GF(2n)的元素；输入端口clk用于输入时钟信号而作为时钟输入端口，且该时钟信号的频率例如为50MHz，用单比特表示；输入端口res用于输入复位信号而作为复位输入端口，且该复用信号用单比特表示，当复位信号由0转变成1时执行复位，主处理器11的总控制器111通知装置10内各组成部件进行初始化，初始化完成后复位信号由1转变成0；输出端口V用于输出基于有限域的线性方程组的解而作为线性方程组解输出端口，例如基于有限域的线性方程组解的宽度为m的向量，解的元素是vi，均是有限域的元素，其中0≤i≤m-1。
主处理器11的时序控制器115以输入端口clk的时钟信号为基准，控制本装置10的各组成部件的时序。
存储器12的多项式存储器121用于存储有限域GF(2n)的不可约多项式p(x)和有限域GF((2n)2)的不可约多项式q(x)，例如其采用的存储介质是SSD(Solid-State Drive，固态硬盘)，大小为1000比特(bits)，有两个输入端口和两个输出端口，宽度是2n，可以同时读取和写入两个GF((2n)2)的元素。
存储器12的矩阵存储器123用于存储有限域GF((2n)2)的线性方程组的系数增广矩阵A，例如其采用的存储介质是SSD，大小为10000比特(bits)，有两个输入端口和两个输出端口，宽度是2n，可以同时读取和写入两个GF((2n)2)的元素。
GF(2)处理器13的第一计数器131采用一个自增加法电路，用于对求解线性方程组的每一次迭代进行计数，例如初始值为0、最大值为m，每一轮迭代对第一计数器131的数值加一。
GF(2)处理器13的GF(2)运算器133，用于执行求解基于GF(2)的线性方程组中的运算，从总控制器111获得GF(2)的线性方程组的m×(m+1)大小的系数增广矩阵A，调用找主元运算器16对系数增广矩阵A执行找主元的操作，调用归一运算器17对系数增广矩阵A执行归一的操作，调用消元运算器18对系数增广矩阵A执行消元的操作，重复以上操作直至迭代完成，并输出计算结果至主处理器11以便从线性方程组解输出端口V输出。
GF((2n)2)处理器14的第二计数器141采用一个自增加法电路，用于对求解线性方程组的每一次迭代进行计数，例如初始值为0、最大值为m，每一轮迭代对第二计数器141的数值加一。
GF((2n)2)处理器14的GF((2n)2)运算器143，用于执行求解基于GF((2n)2)的线性方程组中的运算，从总控制器111获得基于GF((2n)2)的线性方程组的m×(m+1)大小的系数增广矩阵A、GF(2n)的不可约多项式p(x)和GF((2n)2)的不可约多项式q(x)，调用找主元运算器16对系数增广矩阵A执行找主元的操作，调用归一运算器17对系数增广矩阵A执行归一的操作，调用消元运算器18对系数增广矩阵A执行消元的操作，重复以上操作直至迭代完成，并输出计算结果至主处理器11以便从线性方程组解输出端口V输出。
找主元运算器16的第一控制器161，包括非零判断电路和有限域元素交换电路，用于求解线性方程组中每一轮迭代。假定当前是第k轮迭代，第一控制器161使用非零判断电路判断系数增广矩阵A的元素ak-1,k-1是否为零，若ak-1,k-1不为零，则结束运算；若ak-1,k-1为零，则继续寻找不为零的元素，若ak-1+i,k-1不为零，则第一控制器161使用有限域元素交换电路依次将ak-1+i,j和ak-1,j进行交换，其中i＝1,2,...,1-k+m-1，j＝0,1,...,m；此处第一控制器161更新线性方程组的系数增广矩阵。
找主元运算器16的第一寄存器组163，用于暂存运算结果，其大小例如为6n比特；本实施例的第一寄存器组163电连接第一控制器161。
归一运算器17的第二控制器171，用于求解线性方程组中每一轮迭代。假定当前是第k轮迭代，第二控制器171调用归一运算器17的有限域求逆器177计算ak-1,k-1-1；接着调用归一运算器17的有限域乘法器175计算ak-1,i＝ak-1,i×ak-1,k-1-1，其中i＝0,1,...,m；此处第二控制器171更新线性方程组的系数增广矩阵。
归一运算器17的第二寄存器组173，用于暂存运算结果，其大小例如为6n比特；本实施例的第二寄存器组173电连接第二控制器171。
归一运算器17的有限域乘法器175，电连接第二控制器171且用于执行GF(2)的乘法和执行GF((2n)2)的乘法。有限域乘法器175在执行GF(2)的乘法时，使用与逻辑门电路计算c(x)＝a(x)×b(x)，a(x)、b(x)和c(x)是GF(2)的元素；有限域乘法器175在执行GF((2n)2)的乘法时，使用与逻辑和异或逻辑门电路计算c(x)＝a(x)×b(x)，a(x)、b(x)和c(x)是GF((2n)2)的元素，可以表示为a(x)＝a1x+a0,b(x)＝b1x+b0,c(x)＝c1x+c0,其中a1,a0,b1,b0,c1,c0是GF(2n)的元素；使用GF((2n)2)的不可约多项式q(x)＝x2+q1x+q0计算GF((2n)2)的乘法c(x)＝(a(x)×b(x))mod q(x)的找主元步骤如下：
(x1)利用GF(2n)乘法器计算a1b0，结果暂存归一运算器17的第二寄存器组173；
(x2)利用GF(2n)乘法器计算a0b1，结果暂存归一运算器17的第二寄存器组173；
(x3)利用GF(2n)加法器计算a1b0+a0b1，结果暂存归一运算器171的第二寄存器组173；
(x4)利用GF(2n)乘法器计算a1b1，结果暂存归一运算器17的第二寄存器组173；
(x5)利用GF(2n)乘法器计算a0b0，结果暂存归一运算器17的第二寄存器组173；
(x6)将a1b1x2+(a1b0+a0b1)x+a0b0与q(x)＝x2+q1x+q0进行模运算，结果存储至c(x)；
在GF((2n)2)的乘法中使用的GF(2n)乘法器由与逻辑和异或逻辑门组成，使用GF(2n)的不可约多项式p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1计算GF(2n)的乘法c(x)＝(a(x)×b(x))modp(x)；在GF((2n)2)的乘法中使用的GF(2n)加法器由异或逻辑门组成。
归一运算器17的有限域求逆器177，电连接第二控制器171且用于执行GF((2n)2)的求逆，使用与逻辑和异或逻辑门电路计算c(x)＝a(x)-1，a(x)和c(x)是GF((2n)2)的元素，可以表示为a(x)＝a1x+a0,c(x)＝c1x+c0,其中a1,a0,c1,c0是GF(2n)的元素；使用GF((2n)2)的不可约多项式q(x)＝x2+q1x+q0计算GF((2n)2)的求逆c(x)＝a(x)-1的步骤如下：
(y1)利用GF(2n)乘法器计算a0a1，结果暂存归一运算器17的第二寄存器组173；
(y2)利用GF(2n)乘法器计算a0a1q1，结果暂存归一运算器17的第二寄存器组173；
(y3)利用GF(2n)加法器计算a0+q0，结果暂存归一运算器17的第二寄存器组173；
(y4)利用GF(2n)加法器计算a0a1q1+a0+q0，结果暂存归一运算器17的第二寄存器组173；
(y5)利用有限域求逆器177中的GF(2n)求逆器计算(a0a1q1+a0+q0)-1，结果暂存归一运算器17的第二寄存器组173；
(y6)利用GF(2n)乘法器计算a1(a0a1q1+a0+q0)-1，结果暂存c1；
(y7)利用GF(2n)求逆器计算a1-1，结果暂存归一运算器17的第二寄存器组173；
(y8)利用GF(2n)乘法器计算a1-1a0，结果暂存归一运算器17的第二寄存器组173；
(y9)利用GF(2n)加法器计算q1+a1-1a0，结果暂存归一运算器17的第二寄存器组173；
(y10)利用GF(2n)乘法器计算a1(a0a1q1+a0+q0)-1(q1+a1-1a0)，结果暂存c0；
在GF((2n)2)的乘法中使用的GF(2n)乘法器由与逻辑和异或逻辑门组成，使用GF(2n)的不可约多项式p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1计算GF(2n)的乘法c(x)＝(a(x)×b(x))modp(x)；在GF((2n)2)的乘法中使用的GF(2n)加法器由异或逻辑门组成；在GF((2n)2)的乘法中使用的GF(2n)求逆器由与逻辑和异或逻辑门组成，使用GF(2n)的不可约多项式p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1计算GF(2n)的求逆c(x)＝a(x)-1。
消元运算器18的第三控制器181用于求解线性方程组中每一轮迭代。假定当前是第k轮迭代，第三控制器181调用消元运算器18的有限域乘法器185和有限域加法器187计算ai,k-1+j＝ai,k-1+j+ai,k-1×ak-1,k-1+j，其中j＝1,...,1-k+m；接着计算ai,k-1＝0；此处第三控制器181更新线性方程组的系数增广矩阵。本实施例中，有限域乘法器185和有限域加法器187均电连接第三控制器181以供调用。
消元运算器18的第三寄存器组183用于暂存运算结果，其大小例如为6n比特；本实施例中，第三寄存器组183电连接第三控制器181。
消元运算器18的有限域加法器187用于GF(2)的加法和执行GF((2n)2)的加法。有限域加法器187在执行GF(2)的加法时，使用异或逻辑门电路计算c(x)＝a(x)+b(x)，a(x)、b(x)和c(x)是GF(2)的元素；有限域加法器187在执行GF((2n)2)的加法时，使用异或逻辑门电路计算c(x)＝a(x)+b(x)，a(x)、b(x)和c(x)是GF((2n)2)的元素，可以表示为a(x)＝a1x+a0,b(x)＝b1x+b0,c(x)＝c1x+c0,其中a1,a0,b1,b0,c1,c0是GF(2n)的元素。
消元运算器18的有限域乘法器185用于执行GF(2)的乘法和执行GF((2n)2)的乘法。有限域乘法器185在执行GF(2)的乘法时，使用与逻辑门电路计算c(x)＝a(x)×b(x)，a(x)、b(x)和c(x)是GF(2)的元素；有限域乘法器185在执行GF((2n)2)的乘法时，使用与逻辑和异或逻辑门电路计算c(x)＝a(x)×b(x)，a(x)、b(x)和c(x)是GF((2n)2)的元素，可以表示为a(x)＝a1x+a0,b(x)＝b1x+b0,c(x)＝c1x+c0,其中a1,a0,b1,b0,c1,c0是GF(2n)的元素；使用GF((2n)2)的不可约多项式q(x)＝x2+q1x+q0计算GF((2n)2)的乘法c(x)＝(a(x)×b(x))modq(x)的消元步骤如下：
(z1)利用GF(2n)乘法器计算a1b0，结果暂存消元运算器18的第三寄存器组183；
(z2)利用GF(2n)乘法器计算a0b1，结果暂存消元运算器18的第三寄存器组183；
(z3)利用GF(2n)加法器计算a1b0+a0b1，结果暂存消元运算器18的第三寄存器组183；
(z4)利用GF(2n)乘法器计算a1b1，结果暂存消元运算器18的第三寄存器组183；
(z5)利用GF(2n)乘法器计算a0b0，结果暂存消元运算器18的第三寄存器组183；
(z6)将a1b1x2+(a1b0+a0b1)x+a0b0与q(x)＝x2+q1x+q0进行模运算，结果存储至c(x)；
在GF((2n)2)的乘法中使用的GF(2n)乘法器由与逻辑和异或逻辑门组成，使用GF(2n)的不可约多项式p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1计算GF(2n)的乘法c(x)＝(a(x)×b(x))modp(x)；在GF((2n)2)的乘法中使用的GF(2n)加法器由异或逻辑门组成。
为便于进一步理解本实用新型的实施例，下面以求解基于GF((24)2)的线性方程组(系数增广矩阵A的大小为10×11)作为求解基于GF((2n)2)的线性方程组(系数增广矩阵A的大小为m×(m+1))的举例，对其工作过程描述如下：
(S1)用户输入GF((24)2)的线性方程组的系数增广矩阵、GF(24)的不可约多项式和GF((24)2)的不可约多项式、频率50MHz的时钟信号和复位信号至本装置10；
(S2)本装置10的主处理器11的接口控制器113控制的输入端口A输入GF((24)2)的线性方程组的系数增广矩阵，大小为10×11，矩阵元素均是GF((24)2)的元素，且该矩阵存储在存储器12的矩阵存储器123中；接口控制器113控制的输入端口p(x)输入GF(24)的不可约多项式x4+x+1，且该多项式存储在存储器12的多项式存储器121中；接口控制器113控制的输入端口q(x)输入GF((24)2)的不可约多项式x2+x+9，且该多项式存储在存储器12的多项式存储器121中；接口控制器113控制的输入端口clk输入频率50MHz的时钟信号，总控制器111通知主处理器11的时序控制器115对本装置10的所有部件以频率50MHz的时钟信号进行统一的时序控制；接口控制器113控制的输入端口res输入复位信号，复位信号由0转变成1，总控制器111通知装置10内各组成部件进行初始化，初始化完成后复位信号由1转变成0；本实施例中，接口控制器113电连接各个输入端口A、p(x)、q(x)、clk及res以及输出端口V，总控制器111电连接接口控制器113和时序控制器115；
(S3)主处理器11的总控制器111通知GF((2n)2)处理器14求解系数增广矩阵大小为10×11的线性方程组；
(S4)GF((2n)2)处理器14开启第二计数器141，初始值k＝1，开始第一轮迭代求解；
(S5)GF((2n)2)处理器14的GF((2n)2)运算器143通过调度器15调用找主元运算器16对系数增广矩阵执行找主元的操作；
(S6)找主元运算器16的第一控制器161判断系数增广矩阵的元素ak-1,k-1是否为零；若ak-1,k-1不为零，则找主元运算器16的第一控制器161继续寻找不为零的元素ak-1+i,j，依次将ak-1+i,j和ak-1,j进行交换，其中j＝0,1,...,10；此处找主元运算器16的第一控制器161更新线性方程组的系数增广矩阵；
(S7)GF((2n)2)处理器14的GF((2n)2)运算器143通过调度器15调用归一运算器17对系数增广矩阵执行归一的操作；
(S8)归一运算器17调用有限域求逆器177对系数增广矩阵的元素ak-1,k-1进行求逆，求逆结果为ak-1,k-1-1；归一运算器17调用有限域乘法器175，依次计算ak-1,i＝ak-1,i×ak-1,k-1-1，其中i＝0,1,...,10；此处归一运算器17更新线性方程组的系数增广矩阵；
(S9)GF((2n)2)处理器14的GF((2n)2)运算器143通过调度器15调用消元运算器18对系数增广矩阵执行消元的操作；
(S10)消元运算器18假定i＝0，调用有限域加法器187和有限域乘法器185依次计算ai,k-1+j＝ai,k-1+j+ai,k-1×ak-1,k-1+j，其中j＝1,2，...，11-k；消元运算器18计算ai,k-1＝0，i＝i+1；此处消元运算器18更新线性方程组的系数增广矩阵；
(S11)GF((2n)2)处理器14的第二计数器141的数值k＝k+1，若第二计数器141的数值小于k<10，则继续迭代求解，直到第二计数器141的数值k＝10；
(S12)GF((2n)2)处理器14依次输出计算结果ai,10至主处理器11的总控制器111，其中i＝0,1,...,9；
(S13)主处理器11的接口控制器113将ai,10输出至输出端口V，其中i＝0,1,...,9。
另外，值得一提的是，由于本装置10整合了GF(2)处理器13和GF((2n)2)处理器14，因而不但可以求解基于GF((2n)2)(例如前述的GF((24)2))的线性方程组，而且可以求解基于GF(2)的线性方程组。
最后值得一提的是，本实用新型前述实施例的一种基于有限域的线性方程组求解装置10可以是专用集成电路(Application Specific Integrated Circuits，ASIC)器件或者是可编程逻辑器件例如FPGA(Field Programmable Gate Array，现场可编程门阵列)器件。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。