在处理器核变得活跃时提供电压调节的电路和方法与流程

文档序号:14254425
在处理器核变得活跃时提供电压调节的电路和方法与流程

本申请要求于2015年9月9日提交的美国非临时申请No.14/849,343的优先权,该美国非临时申请的全部内容通过援引如同在下文全面阐述那样且出于所有适用目的被纳入于此。

技术领域

本申请涉及多核处理器,尤其涉及在核变得活跃和变得不活跃时提供电压调节。

背景

常规处理器可包括多个核。例如,中央处理单元(CPU)可包括多个ARMTM处理核,而图形处理单元(GPU)可包括多个着色器核。在多核处理器的操作期间,一些核可以是活跃的,而其它核可以是不活跃的。核不活跃的示例包括核被时钟门控或功率折叠或者以其它方式处于空闲状态中。随着负载增大,处理器可以增加活跃核的数目,并且随着负载减小,处理器可以使一些核不活跃。

一些处理作业可以是周期性的,因为它们倾向于以规则的时间间隔来使用相对大量的功率。各示例包括处置帧序列的图形处理作业。当大量的核活跃时,由不同的核进行的周期性处理有可能会交叠,这样使用了大量的功率并且由此导致电压跌落。电压跌落的几率随着活跃核的数目增加而增加。一些电压跌落是无害的,尽管可能不期望电压跌落至低于某个最小电平。

此外,一般预期与大量核相关联的电压跌落会大于与少量核相关联的电压跌落。换言之,随着活跃核的数目增加,可能的电压跌落场景包括潜在较大的跌落。由此,常规系统可构建电压裕量以使得电压在操作期间高到足以使得预期的跌落将不会使电压下降至低于使设备工作所需要的基线。此外,此类常规系统通常将使用内建的电压裕量来耐受最差情形场景。由此,在具有四核的处理器中,常规系统将构建裕量来容适四核,并且处理器将以该裕量来操作,而不管活跃或不活跃核的数目为何。然而,这可能是浪费的,因为较高的操作电压可预期会增加处理器的晶体管中的漏泄电流。因此,现有技术中期望用于提供胜任的电压裕量的更佳技术。

概述

各个实施例包括响应于活跃或不活跃核的数目的变化而调节计算机处理器的电压裕量的系统和方法。一种示例方法包括:接收计算机处理器中活跃处理单元的数目的指示,响应于接收到所述指示,确定用于所述计算机处理器的恰适操作电压裕量,响应于接收到所述指示而降低所述活跃处理单元的操作频率,根据所述恰适操作电压裕量来调节电源以增加或减小给所述计算机处理器的电压,以及响应于确认所述电源已被调节,增大所述活跃处理单元的所述操作频率。

一种示例系统包括:具有多个处理核的计算机处理器,温度传感器,其被配置成检测所述计算机处理器的操作温度,以及电源,其被配置成向所述计算机处理器递送可调节电压。所述系统进一步包括第一处理逻辑,其被配置成:从温度检测器接收指示所述计算机处理器的所述操作温度的信息,以及接收指示活跃处理核的数目的信息,所述第一处理逻辑被进一步配置成:控制所述电源以提供与所述计算机处理器的所述操作温度和指示所述活跃处理核的数目的信息相对应的操作电压裕量。所述系统还具有第二处理逻辑,其被配置成:响应于所述活跃处理核的数目的变化而向下调节所述计算机处理器的操作频率,并且被进一步配置成:在第一处理单元引起所述电压裕量的调节之后,向上调节所述计算机处理器的所述操作频率。

另一示例方法包括:在具有多个处理核的计算机处理器中,确定要将第一处理核的状态从不活跃改变成活跃;响应于确定要改变所述状态,选择用于所述计算机处理器的与所述处理核中的活跃处理核的增加的数目相对应的恰适电压裕量;响应于确定要改变所述状态并且在使所述第一核活跃之前,降低所述计算机处理器的操作频率;使所述第一核活跃并应用所选择的恰适电压裕量;以及在应用所选择的恰适电压裕量之后提高所述计算机处理器的所述操作频率。

附图简述

图1是解说了其中可以实现各个实施例以调节计算机处理器的电压裕量的示例系统的架构图。

图2提供了根据一个实施例的用于调节计算机处理器的电压裕量的示例系统的解说。

图3是根据一个实施例的用于实现参照图2所描述的动作的示例系统。

图4是根据一个实施例适配的通过操作温度和活跃核的数目来排列的示例表格的解说。

图5是调节电压裕量的示例方法的流程图的解说。

详细描述

本文提供的各个实施例包括用于基于当前活跃的核的数目来调节操作电压裕量的系统和方法。此类实施例可以提供当较少数目的核正在操作时能够以较低的电压裕量来操作、藉此降低功耗和浪费的优点。随着活跃核的数目增加,系统可增大电压裕量,并且随着活跃核的数目减少,系统可减小电压裕量。

在一个实施例中,计算机处理器实现用于随着活跃核的数目变化选择恰适电压裕量或操作电压的过程。选择电压裕量或操作电压可包括:遍历具有值的表格,其中具有值的表格中的每个条目对应于活跃核的相应数目、操作温度、以及电压数据。由此,一些实施例包括温度作为选择操作电压或电压裕量的因素。

此外,各个实施例可包括用于促成使得核活跃的频率调节技术。频率调节可包括提高或降低时钟速度,如下面更详细解释的。例如,在处理器已确定要改变活跃核的数目(例如,以使一个或多个附加的核活跃)之后,处理器可使其操作频率降低某个量。频率调节的量可以例如将操作频率降低至预期在鉴于操作电压和核的数目而言的最差情形场景时是安全操作频率的量。随后,处理器在频率已被调节之后使附加的核活跃。一旦核活跃并且已改变电压裕量,处理器就通过提高操作频率使自身返回到其正常操作频率。此类实施例的优点是可以在电压已被调节之前使附加的核活跃。

一些实施例还可以将上面描述的电压裕量调节实现为开环硬件过程以便提供相对快速的响应时间。因此,随着添加了活跃核或者使活跃核不活跃,系统可在几个时钟循环内调节电压裕量,并且一般比类似的基于软件的过程的预期时间更快。然而,各实施例的范围不排除在硬件或软件或其组合中实现该过程。

上面描述的响应于活跃核的数目的变化而调节电压裕量的过程可以作为调节处理器的电压的其它过程的补充来实现。一种示例是自适应电压缩放(AVS),该AVS可包括用于响应于温度变化而持续地监视并调节处理器的电压以促成关键路径处的正确操作的闭环过程。例如,一些实施例包括用于响应于活跃核的数目的变化而调节电压裕量的开环过程以及闭环AVS过程两者。在这种示例中,开环过程相对快速地调节电压裕量,并且一旦系统稳定以使得恰适的核活跃并且频率返回到正常操作频率,对操作电压的控制权就返回给AVS过程。

除了每核电压裕量调节过程以外还可以实现的另一过程包括动态电压和频率缩放(DVFS)。一种示例DVFS过程可响应于给定的工作负载而调节电压和/或频率。例如,在智能电话实施例中,短信工作负载可以是比视频观看工作负载更低需求的过程。因此智能电话的DVFS过程可以在短信工作负载期间提供比视频观看工作负载期间更低的电压和/或频率。本文描述的各个实施例实现了DVFS过程以及每核裕量调节过程。具体而言,一些实施例可使用DVFS过程来填充表格,其中表格条目包括可以由每核电压裕量调节过程选择的恰适电压调节值。DVFS过程可以在每次工作负载变化时重新填充表格。

图1是示出了其中可以实现各个实施例的示例系统180的架构图。系统180包括具有四个处理核151-154的中央处理单元(CPU)150。时钟定时电路160向核151-154中的每一者提供具有操作频率的时钟信号。功率管理集成电路(PMIC)170向CPU 150提供功率,并且具体而言通过电源轨171向核151-154提供功率。

系统180可以是片上系统(SOC)或其它电路布置的一部分,其中PMIC 170与CPU 150在物理上分开。然而,各实施例的范围并不限于任何特定的SOC架构。在一些实施例中,系统180可被包括在计算设备中,诸如平板计算机、智能电话、或其它恰适的设备。事实上,各实施例的范围包括不管是否移动的任何特定的计算设备。包括电池供电设备(诸如平板计算机和智能电话)的各实施例可从本文公开的概念中获益。具体而言,本文描述的概念提供了用于在恰适时降低电压裕量(其减少CPU 150的功率使用)从而节省电池功率并提高消费者满意度的技术。

为解说简单起见,图1示出了四个核151-154,尽管各实施例的范围包括任何恰适数目的核。例如,其它实施例可包括16个核、32个核、或其它数目。此外,虽然该示例示出了中央处理单元150,但要理解,各实施例的范围适用于其它类型的处理器,诸如图形处理单元(GPU)等等。在包括CPU的示例中,核151-154可以被实施为通用处理核、数字信号处理核、调制解调器等等。在包括GPU的示例中,核151-154可以被实施为着色器核、纹理映射单元等等。

取决于处理需求和工作负载,核151-154中的各个核在给定的时间可以是活跃的或不活跃的。例如,活跃核从时钟电路160接收时钟信号并通过电源轨171接收操作电压,并执行处理功能。可以通过选通时钟信号以使得特定的核不接收振荡时钟信号来使活跃核不活跃。附加地或替换地,可以通过降低活跃核的操作电压或完全关断至该核的电压来使活跃核不活跃。

如下面进一步详细解释的,CPU 150包括用于通过与PMIC 170进行交互来调节电压裕量以及通过与时钟定时电路160进行交互来调节时钟频率的系统和方法。

图2提供了执行本文描述的方法的示例系统的解说。图2是概念性的也是物理的,因为图2中的一些框表示由图3中所示出的电路执行的过程。图2包括表格101(Sdelta),该表格101由基于应用处理使用和工作负载来调节操作频率的DVFS过程107来填充。表格101包括多个条目,这些条目中的每个条目具有与活跃核的特定数目以及操作温度相关联的值。每个值是针对活跃核的该数目和该温度而言恰适的电压裕量的指示。参照图4更详细地描述了表格101。DVFS过程107在其根据工作负载在各模式之间切换时影响操作电压和/或频率。因此,在该实施例中也使用DVFS过程107以在其每次切换DVFS模式时填充表格101,从而使得由表格提供的操作电压裕量与当前的DVFS模式一致。

裕量调节逻辑(MAL)框102接收指示核数目的信号和指示温度的信号。当核变得活跃或不活跃从而改变活跃核的数目时,使MAL框102知晓活跃核的数目,并且MAL框102搜索表格101以寻找针对该核数目和温度的恰适值。MAL框102随后将表格值发送给框103,该框103将表格值转换成电压值,该电压值随后被用于控制由功率管理集成电路(PMIC)105输出的电压。在该示例中这是由硬件过程执行的开环方法,以使得该方法提供比相当的软件过程更快速的性能,并且该方法在改变电压裕量之前不需要等着闭环AVS逻辑106。

以此方式,图2的系统基于活跃核的数目和操作温度来调节电压裕量。在一些实施例中,这可以是由开环系统执行的相对快速的变化。例如,在其中正常操作频率是大约2GHz的系统中,MAL框102可花费大约10μs来改变电压裕量。当然,操作频率的这些数值和用于执行改变的时间仅仅是示例,因为本文的概念可以应用于使用不同操作频率的任何恰适系统。

除了基于核的数目来调节电压裕量的开环过程之外,上面解说的系统进一步包括根据期望的操作频率和当前操作温度来调节操作电压的闭环系统。具体而言,一些操作频率可能需要至少某个电压以促成该操作频率,并且该关系可以随温度而变化。期望维持针对给定操作频率的充分的操作电压,并且还期望当可以使用较低电压来充分达成操作频率时降低电压。相应地,AVS逻辑框106实现闭环过程,该过程计及温度和操作频率以维持充分的电压。尽管本文未示出,但AVS逻辑框106通过测量环形振荡器中的时钟滴答来测量芯片的频率性能。较小的时钟滴答数目指示较低的操作频率,并且可导致AVS逻辑框提高电压。一般预期此提高了的电压增大环形振荡器的操作频率。AVS逻辑框106测量环形振荡器中滴答的数目并随后相应地提升或降低电压。AVS逻辑框106还可以在环形振荡器测量指示能够以较低电压达成频率性能时降低电压。在一些示例中,这是由正在CPU或GPU处执行的软件代码来执行的。

MAL框102作为AVS逻辑框106的补充来操作,从而影响电压裕量。图2的系统包括从MAL逻辑框102提供给AVS逻辑框106的输入,以使得这两个过程可以一起工作。MAL框102将表格值发送给过程104,该过程104将表格值转换成环形振荡器数目。例如,如果表格值指示电压应当提升100mV,则此毫伏的增加可以对应于环形振荡器处的50个时钟滴答。该信息随后被传递给AVS逻辑框106,该AVS逻辑框106在来自MAL框102的电压裕量之上进行其电压调节。

在一些实施例中,附加特征包括在处理器中实现的用于在核变得活跃时调节操作频率的功能性。例如,如果两个活跃核正在以2GHz进行操作,则当处理器确定要添加另一活跃核时,处理器可通过调节该处理器的时钟频率来将操作频率降低至1.9GHz。处理器随后添加第三活跃核,并且在恰适的时间之后,将操作频率返回到2GHz。在短时间量内使频率下降可以给予PMIC 105在活跃核返回到完全处理能力之前完成电压调节的时间。

其它实施例可使用不同的操作频率,并且可以将操作频率降低至与1.9GHz不同的另一值。假设PMIC 105可以在向上调节裕量之前提供较低的电压,则操作频率被降低的量可以部分地基于处理器的先前表征以及可以获得正确操作的已知安全频率。这种功能性在图2中未解说,但是下面参照图3更详细地描述。

在一些示例中,由MAL逻辑框102以及框103、104和106执行的过程是由在芯片(诸如图1的PCU 150)上实现的硬件过程来执行的。然而,各实施例的范围包括这些过程中的任何过程被实现在硬件、软件或其组合中。

图3是用于实现上面参照图2所描述的动作的示例系统。图3解说了可以在图1的CPU 150中实现的用于执行上面描述的过程的各个逻辑电路。

MAL逻辑框102在上面参照图2进行描述,并且它可以使用被包括在图1的CPU 150内的逻辑电路系统来实现。CPU子系统310也可使用被包括在CPU 150内的逻辑电路系统来实现。CPU子系统310包括AVS逻辑电路系统106(上面参照图2所描述)、存储在CPU子系统310的存储器中的Sdelta表格101、下面进一步详细描述的令牌管理器逻辑电路系统311、以及CPU时钟控制器312。在一示例实施例中,CPU时钟控制器312是控制时钟的电路系统,并且它可以与图1的时钟电路系统160分开或者被包括在图1的时钟电路系统160内。图2的DVFS过程107可以由CPU子系统310中执行计算机可读指令的一个或多个逻辑电路来实现。

PMIC仲裁器320可以在图1的CPU 150中或PMIC 170中实现。PMIC仲裁器320促成CPU子系统310与PMIC之间的通信。如下面更详细解释的,MAL逻辑电路系统102和AVS逻辑电路系统106将控制信号传递给PMIC(经由PMIC仲裁器320)以根据上面描述的每核电压调节和AVS功能性来影响操作电压或电压裕量。

当处理器确定要添加另一活跃核时,该处理器向令牌管理器311发送请求。响应于该请求,令牌管理器311通过向CPU时钟控制器312发送控制信号来自动地降低时钟频率。如上面提到的,在其中正常操作频率是大约2GHz的一个示例中,令牌管理器311可以通过指令CPU时钟控制器312将时钟频率降低100MHz左右来自动地降低时钟频率。如上面解释的,时钟频率的降低量可以基于CPU的已知属性,并且可以假定经降低的时钟频率是即使PMIC提供其最低编程的操作电压也可确保正常操作的频率。由此,其它实施例可使用不同的值来进行频率降低。

在令牌管理器311指令CPU时钟控制器312降低时钟频率之后,令牌管理器311随后向MAL逻辑框102发送指示活跃核的新数目的信号。在该时间期间,活跃核以经降低的频率执行处理操作,并且CPU子系统310使附加的核转入活跃状态。例如,CPU子系统310可以执行时钟选通操作以向核提供振荡时钟信号,从而使核转入活跃状态。因此,当附加的核变得活跃时,它们是以较低的频率水平来变得活跃的。

MAL逻辑框102还从另一逻辑电路或温度传感器(未示出)接收温度读数。响应于从令牌管理器311接收核数目的指示,MAL逻辑框102遍历存储在CPU子系统310的存储器中的表格101。

图4是根据一个实施例适配的示例表格101的解说。图4示出了图2和3的Sdelta表格101的示例实现。表格101具有多个条目,其中这些条目通过温度带和核的数目来排列。例如,表格中顶部的五个条目与零个核处于活跃和五个不同的温度带T0-T4相关联。示例温度带可以包括-50℃至150℃之间的五个不同的带,尽管可以以任何恰适的方式来定义各个带。此外,各个实施例可包括表格中的任何恰适数目的温度带。

下一组表格条目包括与一个活跃核相关联的五个条目。温度带是与上面讨论的相同的带。在其中CPU具有四个核的示例中,表格101可以被缩放成使得该表格包括针对零个核、一个核、两个核、三个核、以及四个核的一组条目。在图4的示例中,表格101被缩放成包括N个核。N可以是任何恰适的数,诸如4、8、16等等。

该示例表格中的每个条目包括相对于目标电压的电压步进量的指示,可以将操作电压加上该电压步进量以达成恰适的电压裕量。此外,频率和电压一般是相关的以使得由于CPU的半导体中物理导体的电行为属性而一般可预期较高的操作频率从在一定程度上较高的操作电压中获益。因此,针对800MHz频率的恰适操作电压可以不同于针对2GHz频率的恰适操作电压。相应地,随着DVFS过程改变到不同的模式,它重新填充表格101。

在一个示例中,物理导体的电行为属性事先从PCU的测试或设计中已知,并且可以被用于针对各个DVFS模式重新计算表格的条目。继续该示例,设计或测试找到在最差温度操作条件下针对最大核数目的最小操作电压。这可以被定义为目标电压。之后,还从设计或测试中确定针对不同温度带中的不同核排列中的每种核排列的不同核数目的最小电压。对于每个核数目和温度,选取最高的最小电压,因为即使核的数目相同,一些个体的核仍可能要求在一定程度上较高的电压。表格101中的每个条目表示针对该核数目和该温度带的目标电压与最高最小电压之间的差值(用电压步进来表达)。

返回到图3,MAL逻辑框102已从令牌管理器311接收到活跃核数目的指示以及温度读数。MAL逻辑框102随后遍历表格101以选择在对应于该温度读数的温度带处与该核数目相关联的条目。MAL逻辑框102随后将来自该表格条目的该值与当前设置进行比较,确定两者之间的差值,并将该差值转换成电压。MAL逻辑框102随后将该电压指示经由CPU子系统310和AVS逻辑106传递给PMIC仲裁器320。当PMIC仲裁器320接收到电压指示时,PMIC仲裁器320使得PMIC相应地调节电压,从而调节电压裕量。以此方式,MAL逻辑框102响应于活跃核的数目而达成开环电压裕量调节。

此时,MAL逻辑框102向令牌管理器311发送其已经调节电压裕量的确认。在接收到该确认之际,令牌管理器311指令CPU时钟控制器312将操作频率调节返回到先前的操作频率。例如,如果操作频率已被降低100MHz,则令牌管理器311将指令CPU时钟控制器312将操作频率提升100MHz以返回到先前的操作频率。

MAL逻辑框102还将电压信息转换成环形振荡器滴答数目以便由AVS逻辑106使用。例如,AVS逻辑106可以通过观测CPU周围分布的各个环形振荡器(未示出)来操作。如上面提到的,电压和频率具有由CPU的物理组件的电行为属性确定的关系。环形振荡器的行为受到CPU的工艺变化、操作温度以及电压的影响。每个环形振荡器提供在给定的操作温度和电压处的设备行为的指示。AVS逻辑106被预先编程为读取来自环形振荡器的滴答数目,将该读数与针对该频率和温度的目标滴答数目进行比较,以及向上或向下调节电压以达成目标滴答数目,从而确保在目标频率处的正确操作。在该示例中,AVS逻辑106通过向PMIC仲裁器320发送控制信号来向上或向下调节电压。

继续该示例,MAL逻辑框102向AVS逻辑框106提供振荡器滴答数目以加到目标滴答数目上来实现恰适的电压裕量。例如,如果MAL逻辑框102确定要将操作电压增加20mV,则MAL逻辑框102具有将电压差值(20mV)转译成环形振荡器滴答数目的功能性。替换地,MAL逻辑框102可以包括将表格条目中的差值直接转译成环形振荡器滴答数目的功能性,而不是首先转译成电压。在任何情况下,MAL逻辑框102向AVS逻辑106提供环形振荡器滴答数目的指示。AVS逻辑106随后将其目标环形振荡器滴答数目加上该环形振荡器滴答数目并继续提供其闭环AVS功能性。当然,一些变化可以包括电压裕量的降低,在该情形中电压差值将是负的而不是正的,并且环形振荡器滴答数目可被减少而不是增加。

以此方式,MAL逻辑框102提供对电压裕量的开环调节。MAL逻辑框102还将关于该调节的信息提供给由AVS逻辑106提供的闭环AVS过程,以使得图3的系统包括开环和闭环调节两者。

各个实施例提供了优于常规系统的一个或多个优点。例如,上面描述的各示例在相对短的时间跨度中提供了开环电压裕量调节。MAL逻辑框102使用表格中的条目来达成针对给定温度处的给定核数目的恰适电压裕量,从而避免使用比恰适的电压裕量高的电压裕量。能够使用恰适电压裕量而不是最差情形电压裕量在一些实例中可以提供降低的功率使用。此外,上面的示例系统将操作频率降低至在最差情形电压下确保那些活跃核的正确操作的水平,而不是延迟对核的激活直至达成新的电压裕量。因此,在活跃核数目的变化期间临时的频率降低提供了对核的更快激活。此外,上面的系统集成了闭环AVS裕量调节和MAL开环裕量调节而无需延迟MAL或AVS的操作。各个实施例可以在计算设备(诸如智能电话和平板)中实现以节省能量。

图5中解说了调节电压裕量的示例方法500的流程图。在一个示例中,方法500由计算机处理器(例如,CPU、GPU或SOC)中的逻辑来执行,诸如上面参照图2和3所描述的。该逻辑可以是硬件逻辑或软件逻辑或者其组合。在软件逻辑的情形中,计算机处理器从非瞬态介质(诸如高速缓存或随机存取存储器)读取计算机可执行代码,并执行该代码以执行方法500的各动作。

在动作510处,处理逻辑接收计算机处理器中活跃处理单元的数目的指示和温度的指示。在图3的示例中,MAL逻辑框102从令牌管理器311接收活跃核的数目增加或减小的指示。该指示可包括任何恰适的控制信号,该控制信号显式地指示活跃处理单元的数目或者提供可以从中推导出活跃处理单元的数目的信息。此外,在图3的示例中,令牌管理器311作为用于激活或停用一些核的过程的一部分来发送活跃核数目的指示。此外,处理逻辑接收温度的指示,其中该温度的指示可以是任何恰适的指示,诸如核温度读数。

在动作520处,处理逻辑确定用于计算机处理器的恰适操作电压裕量。在一个示例中,MAL逻辑102使用活跃核数目的指示和温度读数来遍历电压步进的表格。继续图3的示例,表格101中的电压步进未显式地指示电压裕量水平,而是提供MAL逻辑102用于确定并实现电压裕量水平的信息。各实施例的范围包括用于从活跃核的指示和温度的指示来确定恰适操作电压裕量的任何技术。

在动作530处,处理逻辑降低活跃处理单元的操作频率。在该示例中动作530是作为用于激活或停用核的过程的一部分来执行的。处理逻辑在用于激活或停用核的过程期间临时地降低操作频率,并在活跃核上线并且已经恰适地调节了电压之后将操作频率返回到其正常或目标值。上面在图3处给出了示例,其中令牌管理器311响应于要使新的核活跃的请求而指令CPU时钟控制器312降低操作频率。在一些实施例中,仅当处理逻辑确定核数目的变化将引起电压裕量的增加时该处理逻辑才降低频率。如果电压裕量已经高于恰适的值(例如当活跃核的数目正被减小时),则降低频率可能没有优势。由此,对于活跃核数目的一些变化,特别是降低活跃核数目的那些变化,处理逻辑可以跳过动作530。

在动作540处,处理逻辑根据恰适的操作电压裕量来调节电源以提高或降低给计算机处理器的电压。例如,在图3的示例中,取决于MAL逻辑框102从表格101读取的值,MAL逻辑框102向PMIC仲裁器320发送提升或降低电压的指令。如上面提到的,电压可以被提升或降低,并且一般而言活跃核数目的减小引起电压的降低,而核数目的增加引起电压的提高。然而,各实施例的范围不限于电压可以被改变的任何特定的量。此外,一些实施例调节操作电压以便使用足够的电压裕量来容适电压跌落,但是也避免使用超过对于给定核数目的预期跌落的较高电压电平。

在动作550处,处理逻辑响应于确认电源已被调节而提高活跃处理单元的操作频率。在图3的示例中,在MAL逻辑单元102已调节了电压之后,MAL逻辑框102向令牌管理器311发送确认信号。该确认信号触发令牌管理器311将操作频率返回到其正常或目标频率。上面参照动作530更详细讨论了该过程。

在动作560处,处理逻辑更新闭环AVS过程以计及恰适的操作电压裕量。上面参照图3更详细讨论了该过程,其中MAL逻辑框102向AVS逻辑框106发送数据以指示对操作电压的改变量(在该情形中作为环形振荡器滴答数目)。AVS过程继续根据温度和工艺变化持续地调节电压以容适操作频率,尽管该AVS过程在来自MAL逻辑框102的添加的裕量之上执行调节。

各实施例的范围并不限于图5中所示出的特定方法。其他实施例可添加、省略、重新安排、或修改一个或多个动作。例如,方法500还可以容适其它过程,诸如DVFS过程,该DVFS过程根据处理器的工作负载来调节电压和/或操作频率。如上面的示例中解释的,DVFS过程可以被用于填充表格,诸如表格101。

此外,一些实施例可以进一步包括:即使在操作核的数目没有变化的情况下也调节电压裕量。具体而言,如图3中所示,MAL逻辑框102接收温度的指示。在此类示例中,MAL逻辑框102可以周期性地或在其它定义的时间检查温度读数。在其中温度读数已从先前温度读数显著变化的场景中(或者响应于任何其它恰适的触发),MAL逻辑框102随后遍历表格101以找到与当前活跃核数目和当前温度读数相对应的条目。MAL逻辑框102随后指令PMIC仲裁器320根据表格读数来调节电压,如上面参照图3所描述的。此外,MAL逻辑框102随后将向AVS逻辑框106通知此电压变化,在一些实例中将该变化转译成环形振荡器滴答数目。事实上,MAL逻辑框102可以与上面参照图3所描述的相同或相似的方式来更新AVS逻辑框106。然而,在活跃核数目没有变化的情况下,该过程跳过动作530和550的临时频率调节。

如本领域普通技术人员至此将领会的并取决于手头的具体应用,可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变化而不会脱离本公开的精神和范围。有鉴于此,本公开的范围不应当被限定于本文所解说和描述的特定实施例(因为其仅是作为本公开的一些示例),而应当与所附权利要求及其功能等同方案完全相当。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1