本公开涉及一种通信装置、通信方法、程序、以及通信系统，并且具体地，涉及一种能够支持更为可靠的通信的通信装置、通信方法、程序、以及通信系统。
背景技术：
常规地，例如，内部集成电路(I2C)被广泛用作总线接口(IF)，总线接口(IF)经由安装了多个设备的板内的总线在设备之间通信时使用。然而，近年来，要求实现高速I2C并且主张将改进的内部集成电路(I3C)的规定作为新一代标准。
顺便提及，在经由总线IF通信时，通常由于信号线上产生短脉冲而担心不能正常执行通信。
因此，例如，提出了用于擦除小型计算机系统接口(SCSI)总线上产生的噪声脉冲的毛刺(glitch)滤波器(例如，参考专利文献1)、用于移除互补金属氧化物半导体(CMOS)反相电路中的脉冲的短脉冲移除电路(例如，参考专利文献2)。
引用列表
专利文献
专利文献1：日本专利申请公开第7-303034号
专利文献2：日本专利申请公开第9-83317号
技术实现要素：
发明要解决的问题
如上所述，之前已经提出了用于擦除或移除短脉冲的技术，但是，在I3C中，要求避免由于短脉冲的产生而造成的影响并且能够支持更为可靠的通信。
鉴于该情形提出了本技术并且本技术旨在能够支持更为可靠的通信。
问题的解决方案
根据本公开的一方面的通信装置包括：检测单元，当检测到表示具有通信主动权的另一通信装置的通信开始或结束的声明的信号线的电平变化时输出检测信号，检测信号指示已检测到信号线的电平变化；和误检测防止单元，使得在提前设定的指定时隙内的检测信号的输出无效。
根据本公开的一方面的通信方法或程序包括：当检测到表示具有通信主动权的另一通信装置的通信开始或结束的声明的信号线的电平变化时输出检测信号的步骤，检测信号指示已检测到信号线的电平变化；和使得在提前设定的指定时隙内的检测信号的输出无效的步骤。
根据本公开的一方面的通信系统包括：第一通信装置，具有通信主动权；和第二通信装置，在第一通信装置的控制下与第一通信装置通信；其中，第二通信装置包括：检测单元，当检测到表示第一通信装置的通信的开始或结束的声明的信号线的电平变化时输出检测信号，检测信号指示已检测到信号线的电平变化；和误检测防止单元，使得在提前设定的指定时隙内的检测信号的输出无效。
在本公开的一方面，当检测到代表通信开始或结束的声明的信号线的电平变化时输出检测信号，检测信号指示已检测到信号线的电平的这种变化，并且使得在提前设定的指定时隙内的检测信号的输出无效。
发明效果
根据本公开的一方面，能够更为可靠地执行通信。
附图说明
[图1]是示出根据应用本技术的实施方式的总线IF的示例性配置的框图。
[图2]是用于说明总线IF中的通信的图。
[图3]是用于说明产生短脉冲的图。
[图4]是示出具有能够产生短脉冲的时隙的实施例的图。
[图5]是用于说明产生短脉冲的图。
[图6]是用于说明产生短脉冲的图。
[图7]是示出从设备的发送发送/接收单元的示例性配置的电路图的图。
[图8]是用于说明屏蔽具有能够产生短脉冲的时隙的实施例的线图。
[图9]是用于说明从设备的发送/接收单元中的误检测防止处理的流程图。
[图10]是示出根据应用本技术的实施方式的计算机的示例性配置的框图。
具体实施方式
在下文中，将参考附图精确地描述应用本技术的细节实施方式。
<总线IF的示例性配置>
图1是示出根据应用本技术的实施方式的总线IF的示例性配置的框图。
图1中示出的总线IF 11被配置为使得通过数据信号线14-1和时钟信号线14-2连接主设备12和三个从设备13-1至13-3。例如，在总线IF 11中，执行符合上述I3C标准的通信并且经由数据信号线14-1和时钟信号线14-2发送信号。I3C中限定了具有不同速度的四种传输技术并且实现了诸如通信中断、激活状态下的连接(热连接)、具有第二主设备12(次主设备)的系统配置、以及从设备13(P2P从设备)之间的直接通信等功能。
主设备12具有总线IF 11中的通信的主动权并且经由数据信号线14-1和时钟信号线14-2与从设备13-1至13-3通信。例如，主设备12设置有发送/接收单元21，以便在发送/接收单元21改变H电平与L电平之间的数据信号线14-1和时钟信号线14-2的电位时能够将信号发送至从设备13-1至13-3，并且能够自从设备13-1至13-3接收信号。例如，经由数据信号线14-1依次逐位发送各条串行数据(SDA)并且经由时钟信号线14-2发送预定频率的串行时钟(SCL)。
在主设备12的控制下，从设备13-1至13-3能够经由数据信号线14-1和时钟信号线14-2与主设备12通信。应注意，从设备13-1至13-3各自具有相似的配置并且下文中将简称为从设备13，除非必须区分从设备13-1至13-3。同样适用于构成从设备13的各个块。例如，如图1中示出的，从设备13被配置为具有设置在其中的发送/接收单元31和处理执行单元32，并且发送/接收单元31具有检测单元33和误检测防止单元34。
如同主设备12的发送/接收单元21，发送/接收单元31能够基于数据信号线14-1和时钟信号线14-2的电平的变化将信号发送至主设备12并且从主设备12接收信号。
处理执行单元32执行符合各个从设备13的功能的处理。例如，在从设备13是存储器或寄存器的情况下，处理执行单元32写入并读取数据。此外，在从设备13是传感器的情况下，处理执行单元32获取感测的数据。
检测单元33检测表示主设备12的通信开始或结束的声明的数据信号线14-1和时钟信号线14-2的电平的变化。因此，当检测到表示通信开始或结束的声明的数据信号线14-1和时钟信号线14-2的电平的变化时，检测单元33将指示该效果的信息的检测信号(例如，起始检测信号与停止检测信号)供应至误检测防止单元34。
如后面参考图7描述的，提前设定误检测防止单元34的指定时隙并且使得在该时隙内从检测单元33输出的检测信号无效，由此，避免了通信开始或结束的误检测。
在按照这种方式配置的总线IF 11的通信中，主设备12始终具有如下权限：与由主设备12供应至时钟信号线14-2的时钟(作为参考)通信并且在数据信号线14-1上发送数据。
此处，将参考图2描述总线IF 11中的通信。
从图2的上侧按顺序示出了从主设备12供应至时钟信号线14-2的时钟的波形、从发送侧供应至数据信号线14-1的发送数据的波形、从接收侧供应至数据信号线14-1的ACK数据的波形、以及从设备13将时钟信号线14-2强制地调整至L电平(clock stretching，时钟拉伸)时的波形。
例如，在总线IF 11中未进行通信的待机状态期间，将数据信号线14-1和时钟信号线14-2两者调整至H电平。因此，在时钟信号线14-2处于H电平时主设备12将数据信号线14-1从H电平改变至L电平，由此宣布通信的开始(起始条件)。随后，执行通信，并且之后，在时钟信号线14-2处于H电平时主设备12将数据信号线14-1从L电平改变至H电平，由此宣布通信的结束(停止条件)。
应注意，总线IF 11被限定为在数据的一般发送时使得数据信号线14-1仅在时钟信号线14-2处于L电平时才改变，即，宣布通信的开始或结束时除外。
此外，在总线IF 11中，例如，根据从主设备12输出的时钟，在零至第七个时隙内从主设备12输出发送各条数据D0至D7的信号。然后，在第八个时隙内，从设备13输出发送指示已经完成各条数据D0至D7的接收的确认(ACK：接收完成通知)的信号。
应注意，为了通知从设备13处于忙碌状态，总线IF 11被限定为使得从设备13将时钟信号线14-2强制地调整至L电平，直至完成在作为接收侧的从设备13处所接收的数据的写入等(时钟拉伸)。同样，在从设备13将时钟信号线14-2强制地调整至L电平时，主设备12被置于待机状态。
如上所述，在使用一个数据信号线14-1发送数据而使得能够读取和写入的通信中，在数据的发送与接收之间存在切换定时。在该切换定时，由于基于通过时钟信号线14-2发送的时钟在每个主设备12与从设备13处执行发送与接收的切换处理，所以在数据信号线14-1上存在产生短脉冲(glitch，短时脉冲波干扰)的可能性。
例如，在时钟信号线14-2处于H电平的时，当数据信号线14-1上产生短脉冲时，担心从设备13将该短脉冲错误地判定为起始条件或停止条件。
应注意，尽管I2C中也存在产生短脉冲的可能性，然而，I2C被限定为使得仅在时钟处于L电平时数据才改变并且由此不存在之前将短脉冲错误地判定为起始条件或停止条件的情况。与此相反，在I3C中，因为在时钟处于H电平时数据可被改变，所以存在将短脉冲错误地判定为起始条件或停止条件的可能性。
例如，如图3示出的，在第七个时隙结束并且时钟信号线14-2从H电平改变至L电平之后，从设备13将数据信号线14-1从H电平改变至L电平来发送ACK(一比特中的0)。因此，时钟信号线14-2在第八个时隙内从L电平改变至H电平之后，从设备13将数据信号线14-1从L电平改变至H电平来结束ACK的发送。
此时，在从设备13将数据信号线14-1从L电平改变至H电平之后，在主设备12将数据信号线14-1从H电平改变至L电平的情况下，产生仅在短时间内将数据信号线14-1调整至H电平的波形(短脉冲)。此时，因为时钟信号线14-2处于H电平，所以可以想到的是从设备13将该短脉冲错误地判定为起始条件或停止条件。因此，由于该错误判定而中途恢复或中断通信并且被假定为其变得难以执行可靠的通信。
同时，在总线IF 11中，能够提前指定具有如图3中示出的产生短脉冲的可能性的时隙。例如，在主设备12与从设备13之间切换数据的发送与接收的定时存在产生短脉冲的可能性。
<具有产生短脉冲的可能性的时隙>
此处，图4示出了具有I3C中产生短脉冲的可能性的时隙的实施例。
例如，如图4的A中示出的，在如下时隙内存在产生短脉冲的可能性：在起始条件(S)之后主设备12发送指示数据写入的命令并且从设备13响应该命令的接收而发送ACK的时隙。随后，在如下时隙内存在产生短脉冲的可能性：在重启(Sr)之后主设备12将从设备13的地址发送至待写入的数据并且从设备13响应该地址的接收而发送ACK的时隙。
同样，如图4的B中示出的，在下列时隙内存在产生短脉冲的可能性：在重启(Sr)之后主设备12将从设备13的地址发送至待写入的数据并且从设备13响应该地址的接收而发送ACK的时隙。
更详细地，如图5中示出的，在从设备13发送ACK的时隙期间，当通过主设备12被供应至时钟信号线14-2的时钟(MST-SCL)处于H电平时，主设备12将被供应至数据信号线14-1的信号(MST-SDA)从H电平驱动至L电平。如果从设备13在上述驱动之前将被供应至数据信号线14-1的信号(SLV-SDA)从L电平驱动至H电平，则在数据信号线14-1上产生短脉冲。应注意，在这些驱动处理的顺序相反的情况下，则避免产生短脉冲。
此外，如图4的C中示出的，在如下时隙内存在产生短脉冲的可能性：在起始条件(S)之后主设备12发送指示数据读取的命令并且从设备13响应该命令的接收而发送ACK的时隙。之后，在从设备13发送读取数据并且在该数据之后发送一比特奇偶校验(T)的时隙内存在产生短脉冲的可能性。
相似地，如图4的D中示出的，在如下时隙内存在产生短脉冲的可能性：在重启(Sr)之后主设备12发送来自待读取数据的从设备13的地址，并且从设备13对ACK和读取数据进行发送并且在该数据之后发送一比特奇偶校验(T)的时隙。
更详细地，如图6中示出的，在从设备13发送一比特奇偶校验(T)的时隙期间，当通过主设备12被供应至时钟信号线14-2的时钟(MST-SCL)处于H电平时，主设备12将待被供应至数据信号线14-1的信号(MST-SDA)从H电平驱动至L电平。如果从设备13在上述驱动之前将待被供应至数据信号线14-1的信号(SLV-SDA)从L电平驱动至H电平，则在数据信号线14-1上产生短脉冲。应注意，在这些驱动处理的顺序相反的情况下，避免产生短脉冲。
如上所述，在I3C中，能够提前指定在如图4至图6示出的指定时隙内存在产生短脉冲的可能性。
因此，从设备13的发送/接收单元31被配置为避免该短脉冲被错误地检测为起始条件或停止条件。
<从设备的发送/接收单元的示例性配置>
图7示出了从设备13的发送/接收单元31的一个示例性配置的电路图。
如图7中示出的，发送/接收单元31具有检测单元33和误检测防止单元34。检测单元33通过组合三个触发电路41至43而被配置，并且误检测防止单元34通过组合计数器电路51、指定时隙检测电路52、以及AND电路53和54而被配置。
触发电路41至43持续地监测数据信号线14-1和时钟信号线14-2的变化。因此，在时钟信号线14-2处于H电平时，当数据信号线14-1从H电平改变至L电平时，从触发电路41输出的信号被调整至H电平。此外，在时钟信号线14-2处于H电平时，当数据信号线14-1从L电平改变至H电平时，从触发电路42输出的信号被调整至H电平。
将时钟从时钟信号线14-2供应至计数器电路51并且还将从触发电路41输出的信号供应至计数器电路51。因此，在时钟信号线14-2处于H电平时，当触发电路41检测数据信号线14-1已经从H电平改变至L电平时，计数器电路51开始计数时钟并且将计数值供应至指定时隙检测电路52。
在指定时隙检测电路52中，提前设定具有产生短脉冲的可能性的指定时隙。例如，在上述图5的实施例中，设定自从设备13发送ACK的第九个时隙。然后，指定时隙检测电路52在根据从计数器电路51供应的计数值设定的指定时隙的时间段内，将处于H电平的信号输出至AND电路53和54。
将从触发电路41输出的信号供应至AND电路53并且还将从指定时隙检测电路52输出的信号反相并供应至AND电路53。因此，当这两个输入处于H电平时，AND电路53输出H电平并且输出指示已经检测到起始条件的起始检测信号。
即，因为在时钟信号线14-2处于H电平时数据信号线14-1从H电平改变至L电平，所以当触发电路41输出H电平时，AND电路53输出处于H电平的起始检测信号，并且由于不处于具有产生短脉冲的可能性的时隙内，指定时隙检测电路52输出L电平。另一方面，在时钟信号线14-2处于H电平时，因为数据信号线14-1从H电平改变至L电平，所以即使触发电路41输出H电平，然而，由于处于具有产生短脉冲的可能性的时隙内，当指定时隙检测电路52输出H电平时，AND电路53输出处于L电平的起始检测信号(即，指示尚未检测到起始条件的信号)。
相似地，将从触发电路42输出的信号供应至AND电路54并且还将从指定时隙检测电路52输出的信号反相并且供应至AND电路54。因此，当这两个输入处于H电平并且输出指示已经检测到停止条件的停止检测信号时，AND电路54输出H电平。
即，在时钟信号线14-2处于H电平时，因为数据信号线14-1从L电平改变至H电平，所以当触发电路41输出H电平时，AND电路54输出处于H电平的停止检测信号，并且由于不处于具有产生短脉冲的可能性的时隙内，指定时隙检测电路52输出L电平。另一方面，在时钟信号线14-2处于H电平时，因为数据信号线14-1从L电平改变至H电平，所以即使触发电路41输出H电平，然而，由于处于具有产生短脉冲的可能性的时隙内，当指定时隙检测电路52输出H电平时，AND电路54输出处于L电平的停止检测信号(即，指示尚未检测到停止条件的信号)。
如图8中示出的，在上述配置的从设备13的发送/接收单元31中，计数器电路51检测起始条件并且计数经由时钟信号线14-2供应的时钟的计数值。然后，指定时隙检测电路52在提前设定的第九个时隙内屏蔽来自检测单元33的输出。利用该配置，即使在从设备13发送ACK的时隙期间产生短脉冲，也会使得从检测单元33输出的信号无效并且避免该短脉冲被错误地判定为起始条件或停止条件。
应注意，尽管图7和图8已经描述了将第九个时隙设定为具有产生短脉冲的可能性的指定时隙的实施例，然而，发送/接收单元31在具有产生短脉冲的可能性的全部其他时隙期间屏蔽检测单元33的输出。
换言之，在指定时隙检测电路52中，将主设备12与从设备13之间发生信号的发送与接收的切换的时隙设定为指定时隙。更详细地，如图5中示出的，指定时隙检测电路52设定时隙作为指定时隙，其中，从设备13发送ACK来通知已经完成通过主设备12发送的命令、地址等的接收。此外，指定时隙检测电路52设定时隙来作为指定时隙，如图6中示出的，在设定的所述时隙中，从设备13发送发送数据之后，待从从设备13向主设备12发送一比特奇偶校验。
<误检测防止处理的流程图>
接着，图9是用于说明从设备13的发送/接收单元31中的误检测防止处理的流程图。
例如，当从设备13连接至数据信号线14-1和时钟信号线14-2并且被激活时，开始处理。然后，检测单元33持续地监测数据信号线14-1和时钟信号线14-2的电平，并且在误检测防止单元34中，计数器电路51根据通过时钟信号线14-2供应的时钟计算计数值。
在步骤S11中，在时钟信号线14-2处于H电平时，检测单元33判断是否已经检测到数据信号线14-1的变化并且待机至其判定已经检测到该变化的处理。然后，在时钟信号线14-2处于H电平时，当检测单元33判定已经检测到数据信号线14-1的变化时，处理进行至步骤S12。
在步骤S12中，误检测防止单元34根据计数器电路51的计数值判定在指定时隙期间是否具有产生短脉冲的可能性。
在步骤S12中，在误检测防止单元34判断不在具有产生短脉冲的可能性的指定时隙内的情况下，处理进行至步骤S13。在步骤S13中，误检测防止单元34判定在步骤S11中通过检测单元33检测的数据信号线14-1的变化是主设备12的通信开始或结束的声明并且输出起始检测信号或停止检测信号。例如，当检测到数据信号线14-1从H电平改变至L电平时，输出起始检测信号，并且当检测到数据信号线14-1从L电平改变至H电平时，输出停止检测信号。
另一方面，在步骤S12中，在误检测防止单元34判断处于具有产生短脉冲的可能性的指定时隙内的情况下，处理进行至步骤S14。在步骤S14中，误检测防止单元34屏蔽在步骤S11中通过检测单元33检测的数据信号线14-1的变化，并且在这种情况下，不输出起始检测信号或停止检测信号。
在步骤S13或S14中的处理之后，处理返回至步骤S11并且之后重复相似的处理。
因此如上所述，从设备13的发送/接收单元31使得在具有产生短脉冲的可能性的指定时隙期间检测的数据信号线14-1的变化无效，由此能够避免由于短脉冲而产生的起始条件或停止条件的误检测。
应注意，本技术并不局限于符合I3C标准的总线IF 11并且能够应用于符合另一标准的总线IF 11。此外，在图1示出的总线IF 11中，示出了连接从设备13-1至13-3的示例性配置，但是，例如，从设备13的数目可以是一个或两个，或可替代地，可以是三个或多个。
应注意，参考上面流程图描述的各个处理并不一定必须需要按照流程图中提及的顺序的时间序列顺次处理。还包括并行或单独执行的处理(例如，并行处理或目的处理)。此外，关于程序，在其处理中可以采用单个CPU，或可替代地，在其分配处理中，可以采用多个CPU。
同时，通过硬件也能够执行一系列上述所述处理并且还能够通过软件执行。在通过软件执行该序列的处理的情况下，从程序记录介质安装构成软件的程序，其中，将程序记录到内置于专用硬件的计算机中或能够在安装有各种类型的程序时执行各种类型的功能的计算机中，例如，通用个人计算机等。
<示例性硬件配置>
图10是示出使用程序执行上述所述系列的处理的计算机的示例性硬件配置的框图。
在计算机中，通过总线105互相连接中央处理单元(CPU)101、只读存储器(ROM)102、随机访问存储器(RAM)103、以及电可擦除与可编程只读存储器(EEPROM)104。输入/输出接口106还连接至总线105并且输入/输出接口106连接至外部(例如，图1中的数据信号线14-1和时钟信号线14-2)。
在上述所述配置的计算机中，例如，以CPU 101经由总线105将存储在ROM 102和EEPROM 104中的程序加载至RAM 103而执行的方式执行上述所述系列的处理。此外，通过计算机(CPU 101)执行的程序不仅能够提前写入ROM 102中，而且还能够从外面经由输入/输出接口106安装在EEPROM 104中或进行更新。
应注意，本技术还能够被配置成如下所述。
(1)一种通信装置，包括：
检测单元，当检测到表示具有通信主动权的另一通信装置的通信开始或结束的声明的信号线的电平变化时输出检测信号，检测信号指示已检测到信号线的电平变化；和
误检测防止单元，使得在提前设定的指定时隙内的检测信号的输出无效。
(2)根据上面(1)所述的通信装置，其中，
指定时隙是通信装置与另一通信装置之间发生信号的发送与接收的切换的时隙。
(3)根据上面(1)或(2)所述的通信装置，其中，
指定时隙是发送接收完成通知的时隙，接收完成通知对已经完成从另一通信装置发送的命令或地址的接收进行通知。
(4)根据上面(1)至(3)中任一项所述的通信装置，其中，
指定时隙是在发送数据的发送之后的待从通信装置发送至另一通信装置的一比特奇偶校验的时隙。
(5)根据上面(1)至(4)中任一项所述的通信装置，其中，
检测单元通过组合多个触发电路而被配置，多个触发电路基于经由信号线从另一通信装置发送的时钟信号和数据信号输出检测信号，检测信号指示表示已检测的通信开始或结束的声明的信号线的电平变化；并且
误检测防止单元通过组合计数器电路与屏蔽电路而被配置，当通过检测单元检测到表示通信开始的声明的信号线的电平变化时，计数器电路开始计数时钟信号的计数值，屏蔽电路在提前设定的指定时隙的时间段内根据计数器电路计数的计数值对通过检测单元输出的检测信号进行屏蔽。
(6)一种通信方法，包括：
当检测到表示具有通信主动权的另一通信装置的通信开始或结束的声明的信号线的电平变化时输出检测信号的步骤，检测信号指示已检测到信号线的电平变化；和
使得在提前设定的指定时隙内的检测信号的输出无效的步骤。
(7)一种使计算机执行包括以下步骤的通信处理的程序：
当检测到具有通信主动权的另一通信装置的通信开始或结束的声明的信号线的电平变化时输出检测信号的步骤，检测信号指示已检测到信号线的电平变化；和
使得在提前设定的指定时隙内的检测信号的输出无效的步骤。
(8)一种通信系统，包括：
第一通信装置，具有通信主动权；和
第二通信装置，在第一通信装置的控制下与第一通信装置通信；其中，
第二通信装置包括：
检测单元，当检测到表示第一通信装置的通信的开始或结束的声明的信号线的电平变化时输出检测信号，检测信号指示已检测到信号线的电平变化；和
误检测防止单元，使得在提前设定的指定时隙内的检测信号的输出无效。
(9)根据上面(8)所述的通信系统，被配置为使得第一通信装置与多个第二通信装置经由信号线连接。
应注意，实施方式并不局限于上述所述实施方式，并且在不偏离本公开的范围的情况下，能够做出各种变形。
附图标记列表
11 总线IF
12 主设备
13 从设备
14 数据信号线
15 时钟信号线
21 发送/接收单元
31 发送/接收单元
32 处理执行单元
33 检测单元
34 误检测防止单元
41至43 触发电路
51 计数器电路
52 指定时隙检测电路
53和54 AND电路。