基于PCIe的模块级冗余计算机的制作方法

本发明属于抗恶劣环境计算机技术领域，特别是一种可靠性好、效率高的基于pcie的模块级冗余计算机。

背景技术：

冗余技术是一种常见的容错方法。它可以确保系统在一定的时间内，当系统的某一部分出现故障时，仍可以确保系统完成规定的功能，

为了有效抑制共性故障和提高系统的可靠性，同时，计算机设计实现的pcie总线是第三代高性能io串行总线，将原并行总线结构中桥下面挂连设备的一条总线变成一条链路，一条链路可包含一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数据、地址、控制和时钟线，总线上各种事务组成信息包来传送。但在硬件上采用数据传输速率更快的差分串行5gbps传输方式。pciexpress总线应用于计算机系统的内部互连，pcie总线拥有更快的数据传输速率，可以大大提高计算机的内部带宽和运行效率。

现有技术存在的问题是：模块级冗余计算机可靠性不够好、效率低。

技术实现要素：

本发明的目的在于提供一种基于pcie的模块级冗余计算机，可靠性好、效率高。

实现本发明目的的技术解决方案为：

一种基于pcie的模块级冗余计算机，包括第一cpu模块1、第二cpu模块2、第一pcie交换模块3、第二pcie交换模块4、第一接口扩展模块5、第二接口扩展模块6、接口控制模块7及电源模块8；

所述第一cpu模块1的pcie/root1端口连接第一pcie交换模块3的上行up端口，第一pcie交换模块3的下行两路pcie端口分别连接第一接口扩展模块5和第二接口扩展模块6，所述第二cpu模块2的pcie/root2端口连接第一pcie交换模块3的非透明nt端口，构成第一pcie总线9；第二cpu模块2的pcie/root1端口连接第二pcie交换模块4的上行up端口，第二pcie交换模块4的下行两路pcie端口分别连接第一接口扩展模块5和第二接口扩展模块6，第一cpu模块1的pcie/root2端口连接第二pcie交换模块4的非透明nt端口，构成第二pcie总线10；

所述接口控制模块7分别与第一接口扩展模块5、第二接口扩展模块6相连，所述电源模块8分别与第一cpu模块1、第二cpu模块2相连。

本发明与现有技术相比，其显著优点为：

1、可靠性高：计算机内部的同类型模块实现冗余备份，进一步保证了一次故障继续工作，大大提高了计算机任务可靠性；实现基于iic总线的在线pcie总线切换，解决了热备状态下的pcie总线切换技术难题；

2、效率高：基于pcie总线实现计算机系统总线，单个通道的总线带宽不小于5gbps，大大提高了计算机的工作效率；通过汽车级微处理器实现对cpu模块的管理和控制，减轻cpu的负荷的同时，提高cpu模块冗余备份功能的运行效率。

下面结合附图和具体实施方式对本发明作进一步的详细描述。

附图说明

图1为本发明基于pcie的模块级冗余计算机的结构框图。

图2为图1中cpu模块的结构框图。

图3为图1中pcie交换模块的结构框图。

图4为图1中接口扩展模块的结构框图。

图5为图1中接口控制模块的结构框图。

图中，1第一cpu模块，2第二cpu模块，3第一pcie交换模块，4第二pcie交换模块，5第一接口扩展模块，6第二接口扩展模块，7接口控制模块，8电源模块；11、21微处理器，12、22cpu12，13、23复位芯片，14、24ddr3/sdram，15、25flash，16、26nvram；31、41pcie总线交换芯片，32、42eeprom芯片，33、43上电配置电路；51、61pcie切换芯片，52、62pcie/pci转接芯片，53、63接口控制电路53；与门逻辑芯片71、或门逻辑芯片72。

具体实施方式

如图1所示，本发明基于pcie的模块级冗余计算机，包括第一cpu模块1、第二cpu模块2、第一pcie交换模块3、第二pcie交换模块4、第一接口扩展模块5、第二接口扩展模块6、接口控制模块7及电源模块8；

所述第一cpu模块1的pcie/root1端口连接第一pcie交换模块3的上行up端口，第一pcie交换模块3的下行两路pcie端口分别连接第一接口扩展模块5和第二接口扩展模块6，所述第二cpu模块2的pcie/root2端口连接第一pcie交换模块3的非透明nt端口，构成第一pcie总线9；第二cpu模块2的pcie/root1端口连接第二pcie交换模块4的上行up端口，第二pcie交换模块4的下行两路pcie端口分别连接第一接口扩展模块5和第二接口扩展模块6，第一cpu模块1的pcie/root2端口连接第二pcie交换模块4的非透明nt端口，构成第二pcie总线10；

所述接口控制模块7分别与第一接口扩展模块5、第二接口扩展模块6相连，所述电源模块8分别与第一cpu模块1、第二cpu模块2相连。

所述第一cpu模块1与第二cpu模块2、第一pcie交换模块3与第二pcie交换模块4、第一接口扩展模块5与第二接口扩展模块6两两结构相同，互为备用。

电源模块用于提供计算机所需电源。

如图2所示，所述第一cpu模块1包括微处理器11、cpu12、复位芯片13、ddr3/sdram14、flash15和nvram16；

所述cpu12分别与微处理器11、ddr3/sdram14、flash15、nvram16互连，所述复位芯片13与微处理器11相连；

所述微处理器11通过rs232与第二cpu模块2相连。

所述微处理器型号为xc2237、cpu型号为p1020、复位芯片型号为tlc7733。微处理器接收复位芯片输出的复位信号，通过uart协议和cpu实现通讯，输出1路复位信号、1路数字io、1路iic总线、1路rs232等，并通过rs232实现cpu模块主和cpu模块备之间的心跳检测；基于集成的功能接口，cpu实现了2gb的ddr3/sdram内存、64mb的flash存储、32kv的nvram非易失存储等，同时实现了pcie/root1、pcie/root2、千兆以太网eth、串行rs232等总线接口；cpu模块接受输入的计算机系统复位。

如图3所示，所述第一pcie交换模块3包括pcie总线交换芯片31、eeprom芯片32、上电配置电路33；

所述pcie总线交换芯片31的up端口与第一cpu模块1的pcie/root1端口连接，nt端口与第二cpu模块2的pcie/root2端口连接，其输出的pcie交换总线1和pcie交换总线2与第一接口扩展模块5连接；

所述eeprom芯片32和上电配置电路33分别与pcie总线交换芯片31相连。

所述pcie总线交换芯片型号为pex8648。pcie总线交换芯片的up端口和cpu模块的pcie/root1端口连接，nt端口和cpu模块的pcie/root2端口连接，输出的pcie交换总线1和pcie交换总线2与接口扩展模块连接；上电配置电路实现上电复位时pcie总线交换芯片的端口初始配置；eeprom作为pcie总线交换芯片端口配置的备用功能；iic总线和微处理器连接，提供pcie总线交换芯片端口在线配置的通道。pcie交换模块接受输入的计算机系统复位。

如图4所示，所述第一接口扩展模块5包括pcie切换芯片51、pcie/pci转接芯片52、接口控制电路53；

所述pcie/pci转接芯片52一端与pcie切换芯片51相连，另一端与接口控制电路53相连。

所述pcie切换芯片型号为max4889、pcie/pci转接芯片型号为pex8112。pcie切换芯片的端口a和pcie交换模块主输出的pcie总线连接，pcie切换芯片的端口b和pcie交换模块备输出的pcie总线连接，通过输入的切换控制信号实现端口a或端口b的有效输入。pcie/pci转接芯片实现pcie总线到pci总线的转接，通过pci总线控制实现和接口控制电路的连接，并实现如1553b、429等功能接口。接口扩展模块接受输入的计算机系统复位。

如图5所示，所述接口控制模块7包括与门逻辑芯片71、或门逻辑芯片72；

所述与门逻辑芯片71的输入端分别与第一cpu模块1和第二cpu模块2的复位信号输出端相连，其输出端输出系统复位信号；

所述或门逻辑芯片72的输入端分别与第一cpu模块1和第二cpu模块2的io信号输出端相连，其输出端与第一接口扩展模块5和第二接口扩展模块6的控制端相连。

所述与门逻辑芯片型号为74hc08、或门逻辑芯片型号为74hc32。与门逻辑芯片输入cpu模块主和cpu模块备的复位输出信号，经与逻辑组合后，输出计算机系统复位信号，实现对cpu模块、pcie交换模块、接口扩展模块的复位。或门逻辑芯片输入cpu模块主和cpu模块备的io输出信号，经或逻辑组合后，输出切换控制信号，实现对接口扩展模块的pcie通道的选择控制。