量测系统及数据传输接口的制作方法

本揭示内容是有关于一种量测系统及数据传输接口，且特别是有关于抗抖动能力的量测系统及数据传输接口。

背景技术：

在数据传输接口(datatransmissioninterface)中，抖动(jitter)是指周期信号的期望值随时间的偏离。由于某些抖动是不可避免的，所以存在对现代数据传输接口要表现出一定抖动容忍且仍满足性能要求的需求。实际上，许多行业标准要求数据传输接口需具有根据不同指标测量的最低抖动容限(jittertolerance)。因此，制造商、研究人员、工程师和最终用户非常关注数据传输接口或芯片的抗抖动能力及其量测方法。传统上，已存在一种数据传输接口的抗抖动能力的量测方法，即利用量测设备将抖动与输出数据传送至数据传输接口，再透过分析数据传输接口的输出来确定数据传输接口的最低抖动容限，作为其抗抖动能力的评估。

然而，传统上较低阶的量测设备大多无法量测到数据传输接口在跨时域(clockdomaincrossing)操作时的抗抖动能力，特别在高频操作时的抗抖动能力。另外，高阶量测设备虽然可以量测到数据传输接口在跨时域(clockdomaincrossing)操作时的抗抖动能力，唯其售价相对昂贵，并非一般量测单位所能负担。

因此，如何降低量测设备的费用，并同时可以有效量测到数据传输接口在跨时域(clockdomaincrossing)操作时的抗抖动能力，特别在高频时的抗抖动能力，为本领域待改进的问题之一。

技术实现要素：

本揭示内容的一实施例提供一种数据传输接口的量测系统，包含信号产生器、信号接收器以及数据传输接口。信号产生器耦接数据传输接口，用以传送输入数据给数据传输接口。信号接收器耦接数据传输接口，用以从数据传输接口接收输出数据，其中信号接收器根据输出数据中的错误回报数据，以量测出数据传输接口的抗抖动能力。数据传输接口包含接收电路、同步电路以及发射电路。接收电路耦接信号产生器。接收电路操作于第一时脉信号，用以接收输入数据，并于数据错误发生时产生误码信号。同步电路耦接接收电路。同步电路接收误码信号，以产生误码指示信号。发射电路耦接同步电路、接收电路以及信号接收器。发射电路操作于第二时脉信号，用以将输出数据送给信号接收器，并于数据错误发生时接收误码指示信号，且根据误码指示信号以于输出数据中产生错误回报数据。

在一些实施例中，其中该同步电路基于跨时域(clockdomaincrossing；cdc)运作，是根据该第一时脉信号接收该误码信号，并根据该第二时脉信号输出该误码指示信号。

在一些实施例中，其中该第一时脉信号与该第二时脉信号为同频不同相位的时脉信号或不同频率的时脉信号。

在一些实施例中，其中该信号产生器、该信号接收器、该接收电路及该发射电路各具有相同的一数据对照表。

在一些实施例中，其中该信号产生器根据该数据对照表产生该输入数据。

在一些实施例中，其中该接收电路运算处理该输入数据，以产生一回复数据，且该接收电路比对该数据对照表与该回复数据，并于数据错误发生时产生该误码信号。

在一些实施例中，其中该发射电路根据该数据对照表输出该输出数据，并于数据错误发生时于该输出数据中产生该错误回报数据。

在一些实施例中，该数据传输接口还包含一第一数据转换电路，耦接于该信号产生器与该接收电路，该第一数据转换电路从该信号产生器接收一串行输入数据，并将该串行输入数据转换成一并行输入数据，以及将该并行输入数据送给该接收电路。

在一些实施例中，该数据传输接口还包含一第二数据转换电路，耦接于该信号接收器与该发射电路，该第二数据转换电路从该发射电路接收一并行输出数据，并将该并行输出数据转换成一串行输出数据，以及将该串行输出数据送给该信号接收器。

在一些实施例中，其中该数据传输接口包含计算机总线(pcie)、通用串行总线(usb)、串行计算机总线(sata)、移动产业处理器接口(mipiphysical)、乙太(ether)、高画质多媒体接口(hdmi)、数字式视频接口(displayport)或通用总线(thunderbolt)。

本揭示内容的另一实施例提供一种数据传输接口，耦接信号产生器与信号接收器，数据传输接口包含接收电路、同步电路以及发射电路。接收电路耦接信号产生器。接收电路操作于第一时脉信号，用以从信号产生器接收输入数据，并于数据错误发生时产生误码信号。同步电路耦接接收电路。同步电路接收误码信号，以产生误码指示信号。发射电路耦接同步电路、接收电路以及信号接收器。发射电路操作于第二时脉信号，用以传送输出数据至信号接收器。发射电路于数据错误发生时接收误码指示信号，并根据误码指示信号以于输出数据中产生错误回报数据。

在一些实施例中，其中该同步电路基于跨时域(clockdomaincrossing；cdc)运作，用以根据该第一时脉信号接收该误码信号，并根据该第二时脉信号输出该误码指示信号误码信号。

在一些实施例中，其中该第一时脉信号与该第二时脉信号为同频不同相位的时脉信号或不同频率的时脉信号。

在一些实施例中，其中该信号产生器、该信号接收器、该接收电路及该发射电路各具有相同的一数据对照表。

在一些实施例中，其中该信号产生器根据该数据对照表产生该输入数据。

在一些实施例中，其中该接收电路运算处理该输入数据，以产生一回复数据，且该接收电路比对该数据对照表与该回复数据，并于数据错误发生时产生该误码信号。

在一些实施例中，其中该发射电路根据该数据对照表输出该输出数据，并于数据错误发生时于该输出数据中产生该错误回报数据。

在一些实施例中，其中该数据传输接口还包含一第一数据转换电路，耦接于该信号产生器与该接收电路，其中该第一数据转换电路从该信号产生器接收一串行输入数据，并将该串行输入数据转换成一并行输入数据，以及将该并行输入数据送给该接收电路。

在一些实施例中，其中该数据传输接口还包含一第二数据转换电路，耦接于该信号接收器与该发射电路，该第二数据转换电路从该发射电路接收一并行输出数据，并将该并行输出数据转换成一串行输出数据，以及将该串行输出数据送给该信号接收器。

在一些实施例中，其中该数据传输接口还包含计算机总线(pcie)、通用串行总线(usb)、串行计算机总线(sata)、移动产业处理器接口(mipiphysical)、乙太(ether)、高画质多媒体接口(hdmi)、数字式视频接口(displayport)或通用总线(thunderbolt)。

因此，本案的实施例通过提供一种量测系统及数据传输接口，且特别是有关于系统芯片的抖动容忍度的量测方法及量测系统，借以降低量测系统的费用，在时脉不同步的情况下有效量测数据传输接口的抗抖动能力，以及于输出数据为高频时有效量测数据传输接口的抗抖动能力。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1是根据本揭示内容的一些实施例所绘示的一种量测系统的示意图；

图2是根据本揭示内容的一些实施例所绘示的一种量测波形的示意图；

图3是根据本揭示内容的一些实施例所绘示的一数据对照表；

图4是根据本揭示内容的一些实施例所绘示的一种抖动容忍度图表的实验数据；

图5是根据本揭示内容的一些实施例所绘示的另一种量测系统的示意图；以及

图6是根据本揭示内容的一些实施例所绘示的一种同步电路的示意图。

具体实施方式

请参阅图1。图1是根据本揭示内容的一些实施例所绘示的一种量测系统1的示意图。量测系统1包含数据传输接口16、信号产生器12以及信号接收器14。于连接关系上，数据传输接口16分别耦接信号产生器12与信号接收器14。此外，如图所示，数据传输接口16包含接收电路162、同步电路164以及发射电路166，其中接收电路162与发射电路166分别工作于不同的操作时脉(non-commonclock)。于连接关系上，接收电路162耦接信号产生器12。同步电路164耦接接收电路162。发射电路166耦接同步电路164与信号接收器14。图1所绘示的量测系统1仅作为例示，本案不以此为限。

为使图1所示的量测系统1的操作方式易于理解，兹绘示图2，其是根据本揭示内容的一些实施例所绘示的一种量测波形200的示意图。请一并参阅图1与图2，量测系统1的操作方式将配合上述两图而于后文中详细进行说明。

于操作关系上，信号产生器12用以传送一笔载有抖动信号的输入数据di给数据传输接口16。数据传输接口16的接收电路162是受控于致能信号enable1而启动，用以接收该笔输入数据di，并判断该笔输入数据di是否正确。另外，数据传输接口16的发射电路166是受控于致能信号enable2而启动，用以送出一输出数据do给信号接收器14。前述中，当接收电路162接收的该笔输入数据di判断为正确时，发射电路166是对应产生一笔正确的输出数据do送给信号接收器14。此时，信号接收器14即可得知数据传输接口16不会受到该笔抖动信号所影响。

接下来，信号生器12传送第二笔载有较强抖动信号的输入数据di给数据传输接口16，若是该第二笔输入数据di判断为正确，则发射电路166同样的对应产生第二笔正确的输出数据do送给信号接收器14。反之，若是该第二笔输入数据di判断为不正确，则发射电路166即产生载有错误回报数据fd的输出数据do送给信号接收器14。如此，信号接收器14即可根据收到的输出数据do进而量测出数据传输接口16的最低抖动容限与抗抖动能力。

进一步来说，当该笔载有抖动信号的输入数据di发生错误时，接收电路162会产生误码信号se，并将误码信号se送至同步电路164。同步电路164根据误码信号se进而产生误码指示信号si，并将误码指示信号si传送至发射电路166，以通知发射电路166该笔载有抖动信号的输入数据di已经发生错误。据此，发射电路166会根据误码指示信号si的通知，进而产生载有错误回报数据fd的输出数据do，并将该载有错误回报数据fd的输出数据do送至信号接收器14。

如此，信号接收器14将可以依据该笔载有错误回报数据fd的输出数据do加以量测出数据传输接口16的最低抖动容限与抗抖动能力。

须说明的是，接收电路162操作于第一时脉信号clk1，而发射电路166操作于第二时脉信号clk2。在一些实施例中，同步电路164基于跨时域(clockdomaincrossing；cdc)运作。同步电路164用以根据第一时脉信号clk1从接收电路162接收误码信号se，并根据第二时脉信号clk2输出误码指示信号si至发射电路166。如此，同步电路164即作为接收电路162与发射电路166之间同步化沟通的桥梁。在一些实施例中，第一时脉信号clk1与第二时脉信号clk2为同频不同相位的时脉信号或不同频率的时脉信号。须说明的是，接收电路162以及发射电路166如何根据数据对照表来进行协同操作，以使其在操作时脉不同步的情况下能够有效量测数据传输接口16的抗抖动能力，将于后续实施例中详细说明。

在一些实施例中，信号产生器12、信号接收器14、接收电路162以及发射电路166各具有相同的数据对照表ct(参照图3)。在一些实施例中，信号产生器12根据内部的数据对照表ct产生一笔载有抖动信号的输入数据di。在一些实施例中，数据传输接口16中的接收电路162于接收到该笔输入数据di后，加以比对内部的数据对照表ct与该笔输入数据di，用以判断所接收到的该笔输入数据di是否正确无误，并于数据错误发生时产生误码信号se。前述中，若是该笔输入数据di判断为正确，则发射电路166将根据内部的数据对照表ct对应产生一笔正确的输出数据do，并将该笔正确的输出数据do送给信号接收器14。信号接收器14比对内部的数据对照表ct与该笔正确的输出数据do，进而量测出数据传输接口16具有抵抗该抖动信号的能力。

若是输入数据di判断为不正确，则发射电路166会从同步电路164接收到误码指示信号si，并根据误码指示信号si的通知，是将错误回报数据fd载入输出数据do中，使其成为一错误的输出数据do，进而将错误的输出数据do传送至信号接收器14。如此，信号接收器14依据错误的输出数据do量测出数据传输接口16不具有抵抗该抖动信号的能力，也称作数据传输接口16的最低抖动容限。

举例来说，信号产生器12、信号接收器14、接收电路162以及发射电路166内的数据对照表ct至少包括一组数据数据d1至d9，其中数据数据d1至d9分别为11、22、33、44…99。信号产生器12根据内部数据对照表ct中的数据数据d1至d9以产生一笔包含数据di1至di9并载有抖动信号的输入数据di，其中数据di1至di9分别为11、22、33、44…99。接收电路162从信号产生器12接收该笔输入数据di并加以运算处理，以产生一笔回复数据dr1至dr9。接着，接收电路162比对运算该笔回复数据dr1至dr9与数据对照表ct的数据数据d1至d9，以判断该笔回复数据dr1至dr9是否完全吻合数据对照表ct的数据数据d1至d9。

经比对，若是该笔回复数据dr1至dr9完全吻合数据对照表ct的数据数据d1至d9，则发射电路166将根据内部的数据对照表ct对应产生一笔完全吻合数据对照表ct中数据数据d1至d9的输出数据do，并将该笔输出数据do送给信号接收器14。信号接收器14比对内部的数据对照表ct与该笔输出数据do，进而量测出数据传输接口16具有抵抗该抖动信号的能力。

另外，经比对，若是该笔回复数据dr1至dr9中的回复值dr4为“45”，因而不吻合数据对照表ct中数据数据d4的值“44”，此时，接收电路162会产生误码信号se1，并将误码信号se1传送至同步电路164。在一些实施例中，误码信号se1中包含回复数据dr1至dr9中的回复值dr4为错误数据的讯息。

前述数据对照表ct中的数据数据d1-d9可以为一笔伪随机测试码(pseudo-randombinarysequencepattern；prbspattern)，此时，接收电路162可以根据数据对照表ct而重复的产生并输出该笔伪随机测试码。另外，伪随机测试码并非唯一选项，举凡可以作为高速串流测试码的码型都可以作为数据对照表ct中的数据数据d1-d9，例如，k28.5、1010、cjpat等码型。

同步电路164依据第一时脉信号clk1接收误码信号se1，得知回复数据dr1至dr9中的回复值dr4发生数据错误。接着，同步电路164根据第二时脉信号clk2输出误码指示信号si1至发射电路166，以通知发射电路166在接收电路162这端已经发生数据错误。值得一提的是，由于同步电路164的电路特性可能导致误码信号se1与误码指示信号si1之间存有时间上的延迟。因此，考虑前述时间上的延迟，发射电路166在得知回复值dr4发生数据错误后，是根据内部数据对照表ct将错误回报数据fd载入输出数据do的数据do4至do9其中之一，使其成为错误的输出数据do。发射电路166能即时将错误回报数据fd载入输出数据do的数据do4中为最佳情况，唯考量操作上的延迟因素，发射电路166将错误回报数据fd载入输出数据do的数据do5至数据do9其中之一，同样可以提供信号接收器14量测出数据传输接口16的最低抖动容限与抗抖动能力。

前述中，载有错误回报数据fd的数据do4至do9其中之一是与数据对照表ct中对应的d4至d9其中之一具有显著的不同。例如，载有错误回报数据fd的数据do4为“88”，是与数据数据d4的“44”具有显著的不同，或是，载有错误回报数据fd的数据do5为“99”，是与数据数据d5的“55”具有显著的不同。

如此，发射电路166依据误码指示信号si1，以将错误回报数据fd载入输出数据do中的数据do5，使得数据do5显著不同于数据对照表ct的数据数据d5，进而让信号接收器14能够轻易判断出数据错误的发生。举例来说，若在信号产生器12、信号接收器14、接收电路162以及发射电路166的数据对照表ct中，数据数据d4为“44”，而接收电路162产生的回复值dr4为“45”，此时，发射电路166可以送出数据do4为“88”的输出数据do或数据do5为“99”的输出数据do。

如此一来，当信号接收器14接收到输出数据do时，信号接收器14可较为容易的判断出输出数据do中的数据do4或数据do5发生错误。意即，使用者使用较低规格的信号接收器14也能够轻易地判断出数据传输接口16的输出数据do是否存在数据错误，间接地量测出数据传输接口16最低抖动容限与抗抖动能力，进而降低信号接收器14的成本。

请参阅图4。图4是根据本揭示内容的一些实施例所绘示的一种抖动容忍度图表400的实验数据图。实验数据图的横轴代表输入信号di的抖动操作频率(hz)，纵轴代表输入信号di所载的抖动信号强度，其单位是单位区间(unitinterval)，该实验数据图可由信号接收器14依据输出数据do所产生，用以说明在不同频率操作条件下，数据传输接口16的最低抖动容限与抗抖动能力。又，实验数据图中的标准量测线jtc-s代表在每个抖动操作频率条件下，数据传输接口16基本上需达到的抗抖动能力。而实验数据图中的最佳量测线jtc-t代表在每个抖动操作频率条件下，数据传输接口16所能达到的最低抖动容限。

详细来说，信号产生器12在90khz的抖动操作频率条件下，将强度100(mui)的抖动信号载入输入数据di中，并传送到数据传输接口16中。信号接收器14再依据上述方式接收数据传输接口16送出的输出数据do，并且判断输出数据do是否正确。此时，若是正确，则实验数据图即呈现出数据传输接口16可以正确处理具有90khz抖动操作频率与抖动信号强度100(mui)的输入数据di。斜线部分表示数据传输接口16能够正确处理输入数据di的范围。意即，于输入数据di的抖动频率为90khz的情况下，数据传输接口16的抗抖动能力的范围是100mui至75ui，其中数据传输接口16的最低抖动容限为75ui。其余频率的输入数据di依此类推。

如此，查看实验数据图所呈现的实验数据，即可以根据最佳量测线jtc-t是否优于标准量测线jtc-s来判断数据传输接口16是否通过抗抖动能力的量测。

请参阅图5。图5是根据本揭示内容的一些实施例所绘示的另一种量测系统1a的示意图。在一些实施例中，数据传输接口16a还包含第一数据转换电路160。第一数据转换电路160耦接于信号产生器12与接收电路162。第一数据转换电路160从信号产生器12接收串行输入数据di(s)，将串行输入数据di(s)转换成并行输入数据di(p)，并将并行输入数据di(p)传送给接收电路162。

在一些实施例中，数据传输接口16a还包含第二数据转换电路168。第二数据转换电路168耦接于信号接收器14与发射电路166。第二数据转换电路168从发射电路166接收并行输出数据do(p)，将并行输出数据do(p)转换成串行输出数据do(s)，并将串行输出数据do(s)传送给信号接收器14。

在一些实施例中，第一数据转换电路160还包含解串器(deserializer)1602。解串器1602用以将串行输入数据di(s)转换成并行输入数据di(p)。在一些实施例中，第二数据转换电路168还包含串联器(serializer)1680。串联器1680用以将并行输出数据do(p)转换成串行输出数据do(s)。

在一些实施例中，第一数据转换电路160还包含时脉及数据回复电路1604(cdr)。时脉及数据回复电路1604用以回复输入数据di以及回复输入数据di的时脉。

在一些实施例中，数据传输接口16、16a包含计算机总线(pcie)、通用串行总线(usb)、串行计算机总线(sata)、移动产业处理器接口(mipiphysical)、乙太(ether)、高画质多媒体接口(hdmi)、数字式视频接口(displayport)或通用总线(thunderbolt)。

请配合图2，参阅图6。图6是根据本揭示内容的一些实施例所绘示的一种同步电路的示意图。同步电路164为一种脉冲同步电路(pulsesynchronizer)是可以将第一时脉信号clk1时域操作下的脉冲信号(例，误码信号se)同步到第二时脉信号clk2时域中使用(例，误码指示信号si)。同步电路164包括前级电路1640、中级电路1642及后级电路1644，前述中，前级电路1640包括d型正反器t1与异或门xor1，中级电路1642包括中级d型正反器t2、t3，后级电路1644包括d型正反器t4与异或门xor2。如图6所示，前级电路1640操作在第一时脉信号clk1时域以将误码信号se传送到中级电路1642。中级电路1642操作在第二时脉信号clk2时域以将误码信号se转送到后级电路1644。后级电路1644操作在第二时脉信号clk2时域以将误码信号se转成误码指示信号si。

如上所述，于本案的实施例中，本案的数据传输接口16、16a使用的同步电路164基于跨时域(clockdomaincrossing；cdc)运作，是根据第一时脉信号clk1接收误码信号se，并根据第二时脉信号clk2输出误码指示信号si，进而作为接收电路162与发射电路166之间同步化沟通的桥梁。如此，本案的量测系统1、1a是不会受到接收电路162与发射电路166不同步操作的影响，依然能够有效量测数据传输接口16、16a的抗抖动能力。

此外，本案数据传输接口16、16a使用的同步电路164，得以在接收电路162发生数据错误时，同步通知发射电路166，使得发射电路166可以产生与传送载有错误回报数据fd的输出数据do至信号接收器14，以使信号接收器14较容易判断出接收电路162已发生数据错误。相对来说，量测人员可使用精准度较低的信号接收器14即可以轻易量测到数据传输接口16、16a的抗抖动能力，进而降低信号接收器14的成本。再者，由图4中可得知，本案的量测系统1、1a以及数据传输接口16、16a，即使处于输出数据di为高频率的情况下，亦能有效量测数据传输接口16、16a的抗抖动能力。

由上述本案的实施方式可知，本案的实施例通过提供一种量测系统及数据传输接口，且特别是有关于系统芯片的抖动容忍度的量测方法及量测系统，借以降低量测系统的费用，在时脉不同步的情况下有效量测数据传输接口的抗抖动能力，以及于输出数据为高频时有效量测数据传输接口的抗抖动能力。

另外，上述例示包含依序的示范步骤，但该些步骤不必依所显示的顺序被执行。以不同顺序执行该些步骤皆在本揭示内容的考量范围内。在本揭示内容的实施例的精神与范围内，可视情况增加、取代、变更顺序及/或省略该些步骤。

虽然本揭示内容已以实施方式揭示如上，然其并非用以限定本揭示内容，任何熟悉此技艺者，在不脱离本揭示内容的精神和范围内，当可作各种的更动与润饰，因此本揭示内容的保护范围当视所附的权利要求书所界定的范围为准。