电子装置的制作方法

本公开涉及一种电子装置，并且更具体地，涉及一种能够在不降低性能的情况下扩展存储容量的电子装置。

背景技术：

电子装置包括用于驱动操作系统的存储元件(具体地，易失性存储元件)。这种存储元件通常通过直接焊接安装在电路板上或者通过插座安装在电路板上。

与此同时，为了改进电子装置的性能，已经有必要根据需要增大安装的存储元件的容量。在存储元件直接焊接到电路板的情况下，可能需要将焊接到电路板的存储元件与电路板分离，并且较大容量的存储元件可能不得不通过焊接安装在电路板上。

然而，这种方法的弊端在于当现有的存储元件与电路板分离且新的存储元件被安装在电路板上时大量的热应被施加到电路板，这可能影响电路板，并且消耗巨大的替换成本和时间。此外，这种方法的弊端在于它没有利用现有的存储元件。

此外，在存储元件通过插座安装在电路板上的情况下，存在这样的益处：由于现有的存储元件与插座分离且新的存储元件只需连接到插座，所以存储元件的容量可在非常短的时间内增大。然而，这种情况也有这样的弊端：现有的存储元件未被利用。

因此，需要一种能够在利用现有的存储元件的同时容易地扩展存储容量的方法。

技术实现要素：

技术问题

因此，本公开的目的是提供一种能够在不降低性能的情况下扩展存储容量的电子装置。

技术方案

根据本公开的一方面，一种电子装置包括：电路板；存储部，被配置为包括安装在电路板上的多个第一存储芯片；插座部，被配置为包括电连接到存储模块的多个端子，存储模块包括多个第二存储芯片；存储器控制器，被配置为控制所述多个第一存储芯片的操作，并且用于当存储模块连接到插座部时控制所述多个第一存储芯片的操作和所述多个第二存储芯片的操作；导电图案，被配置为包括从存储器控制器开始依次地连接到插座部的多个端子中的至少一个以及所述多个第一存储芯片的控制线；电容元件，被配置为连接到所述控制线并且在插座部的至少一个端子与存储器控制器之间的预定位置。

电容元件可连接到插座部的至少一个端子与存储器控制器之间的控制线并且与插座部的至少一个端子相距与控制信号的操作频率的奇数倍对应的距离，所述控制信号通过所述控制线被发送和接收。

电容元件可连接到所述控制线并且与插座部的至少一个端子相距与所述控制信号的操作频率的9倍对应的距离。

电容元件可连接到插座部的至少一个端子与存储器控制器之间的控制线，以便与插座部的至少一个端子相距的距离满足以下等式：

c可以是光速，f可以是控制信号的操作频率，并且n可以是奇数倍的自然数。

电容元件可连接到插座部的至少一个端子与存储器控制器之间的控制线并且与插座部的至少一个端子相距的距离在满足上述等式的距离的±10％内。

电容元件可具有0.1pf至18pf的电容。

所述控制线可发送控制信号，所述控制信号用于控制所述多个第一存储芯片或者用于控制所述多个第一存储芯片和所述多个第二存储芯片。

所述控制信号可包括nras信号、ncas信号、nwe信号、库地址组信号和地址组信号中的至少一种信号。

所述控制信号可被分别依次提供给所述多个存储芯片。

当在所述多个第一存储芯片和所述多个第二存储芯片中的至少一个存储芯片中发生错误时，存储器控制器可将预定控制信号的操作频率改变为较低的操作频率，并将所述较低的操作频率输出到所述控制线。

所述第一存储芯片的操作速度可以是660mhz或更高。

导电图案可包括多条控制线，电容元件的数量可以是复数，并且多个电容元件可分别连接到所述多条控制线。

所述电子装置还可包括上拉电阻器，所述上拉电阻器被配置为连接到插座部的至少一个端子与存储部之间的控制线。

当存储模块连接到插座部时，存储器控制器可获取连接的存储模块的操作频率信息，并基于获取的所述操作频率的信息来控制所述多个第一存储芯片的操作和所述多个第二存储芯片的操作。

当连接的存储模块的操作频率与存储部的操作频率不同时，存储器控制器可基于较低的操作频率来控制所述多个第一存储芯片的操作和所述多个第二存储芯片的操作。

所述电子装置还可包括显示器，所述显示器被配置为当连接的存储模块的操作频率与存储部的操作频率不同时显示通知信息。

所述多个第一存储芯片和所述多个第二存储芯片的数量分别可以是2、4、8、16和32中的至少一个。

附图说明

图1是根据本公开的示例性实施例的电子装置是成像装置的情况的框图。

图2是根据图1的成像器的示例的框图。

图3是根据本公开的示例性实施例的电子装置的框图。

图4是示出了根据本公开的电子装置的电路板的示图。

图5是示出了根据本公开的存储模块的电路板的示图。

图6a和图6b是示出了根据本公开的存储芯片的各种32位连接形式的示图。

图7a至图7b是示出了根据本公开的存储芯片的各种64位连接形式的示图。

图8和图9是示出了根据本公开的控制信号的操作形式的时间图表。

图10是示出了根据本公开的第一示例性实施例的控制线的连接形式的示图。

图11是示出了根据本公开的第二示例性实施例的控制线的连接形式的示图。

图12是用于描述根据本公开的示例性实施例的电容元件被设置的位置的示图。

图13是示出了针对每个操作频率和奇数倍的电容元件的距离示例的表。

图14是未设置电容元件的情况的控制信号的波形图。

图15是设置了电容元件的情况的控制信号的波形图。

图16是根据是否存在电容元件的控制信号的频谱。

图17是未设置电容元件的情况的控制信号的放大的波形图。

图18是设置了电容元件的情况的控制信号的放大的波形图。

图19是设置了5pf的电容元件的情况的阻抗范围。

图20是未设置电容元件的情况的眼图(eyediagram)。

图21是设置了电容元件的情况的眼图。

图22和图23是示出了可在图1的显示器上显示的用户界面窗口的各种示例的示图。

图24是用于描述根据本公开的示例性实施例的多个存储器的控制方法的流程图。

具体实施方式

最佳方式

在下文中，将参照附图描述各种示例性实施例。下面描述的示例性实施例可以以各种不同的形式被修改和实施。为了清楚地描述示例性实施例的特征，将省略对于本领域技术人员已知的事项的详细描述。

与此同时，如在此使用地，当任何一个组件被称作“连接到”另一组件时，这表示任何一个组件与另一组件彼此“直接连接”或者“在其间有其它组件的情况下彼此连接”。除非明确地描述为相反情况，否则“包括”任何组件将被理解为隐含包括其它组件而不是排除其它组件。

如在此使用地，术语“成像作业”可指代与图像有关的各种作业(例如，打印、扫描或传真)，诸如形成图像或生成/存储/传输图像文件的作业，并且术语“作业”不仅可指代成像作业，而且还可指代执行成像作业所必需的一系列处理。

此外，术语“成像装置”指代将由终端装置(诸如，计算机)产生的打印数据打印到记录纸张上的设备。这种成像装置的示例可包括复印机、打印机、传真机或多功能打印机(mfp)，mfp通过单个装置复合地实现复印机、打印机和传真机的功能。成像装置可指代能够执行成像作业的所有设备，诸如打印机、扫描仪、传真机、多功能打印机(mfp)或显示装置。

此外，术语“硬复印”可指代将图像输出到诸如纸张的打印介质上的操作，术语“软复印”可指代将图像输出到诸如电视(tv)或监视器的显示装置上的操作。

此外，术语“内容”可指代归属于成像作业的所有类型的数据，诸如，照片、图像或文档文件。

此外，术语“打印数据”可指代转换为可由打印机打印的格式的数据。与此同时，在打印机支持直接打印的情况下，文件本身可以是打印数据。

此外，术语“用户”可指代通过使用成像装置或通过使用以有线或无线方式与成像装置连接的装置来执行与成像作业有关的操作的人员。此外，术语“管理员”可指代有访问成像装置的全部功能和系统的权限的人员。“管理员”和“用户”可以是同一个人。

图1是根据本公开的示例性实施例的电子装置是成像装置的情况的框图。

参照图1，电子装置100包括通信接口110、显示器120、操作输入部130、存储器140、成像部150以及处理器160。这里，电子装置100可以是具有易失性存储器的可扩展pc、笔记本、平板pc、成像装置等。

通信接口110可连接到移动装置(智能电话、平板pc)、pc、笔记本pc、pda、数码相机等的终端装置(未示出)，并且可从终端装置(未示出)接收文件和打印数据。具体地，通信接口110形成为将电子装置100与外部装置连接，并且可以以通过通用串行总线(usb)端口或无线通信(例如，wifi802.11a/b/g/n、nfc、蓝牙)端口连接到终端装置的形式实施，以及以通过局域网(lan)和互联网连接到终端装置的形式实施。

显示器120显示由电子装置100提供的各种信息。具体地，显示器120可显示用于选择由电子装置100提供的各种功能的用户界面窗口。这种显示器120可以是诸如液晶显示器(lcd)、阴极射线管(crt)或有机发光二极管(oled)的监视器，并且还可实现为能够同时执行操作输入部130的功能的触摸屏。

此外，显示器120可显示用于执行电子装置100的功能的控制菜单。此外，在电子装置100中发生错误或者安装在插座部中的存储模块的操作频率与存储部的操作频率彼此不同的情况下，显示器120可为此显示通知信息。下面将参照图22和图23来描述显示的通知信息的示例。

操作输入部130可接收来自用户的功能选择和针对功能的控制命令。这里，功能可包括打印功能、复印功能、扫描功能、传真传输功能等。操作输入部130可通过在显示器120上显示的控制菜单接收控制命令。

操作输入部130可实现为多个按钮、键盘、鼠标等，并且还可实现为能够同时执行上面描述的显示器120的功能的触摸屏。

操作输入部130可接收重置命令。具体地，在存储元件的访问过程期间发生错误的情况下，操作输入部130可从用户接收用于重置用于改变控制信号的操作频率的存储器控制器的重置命令。

存储器140可存储通过通信接口110接收到的打印数据。存储器140可实现为电子装置100中的存储介质(例如，非易失性存储器(诸如，硬盘驱动器(hdd)、固态驱动器(ssd)、闪存))以及外部存储介质(例如，包括usb存储器的可移动盘、连接到主机的存储介质、网络上的网站服务器等)。

成像部150可打印打印数据。成像部150可通过各种打印方法(诸如，电子照相法、喷墨法、热转印法和热显法)将图像形成在记录介质上。例如，成像部150可通过包括曝光处理、显影处理、转印处理和定影处理的一系列处理将图像打印在记录介质上。下面将参照图2来描述成像部150的详细配置。

处理器160控制电子装置100中的各个配置。具体地，处理器160可实现为中央处理单元(cpu)、存储器、只读存储器(rom)等，可基于存储在rom中的程序来执行将存储在存储器140中的操作系统加载到存储器的启动操作，并且可在启动操作之后执行由电子装置100提供的各种服务。下面将参照图2来描述处理器160的详细配置。

此外，当处理器160从外部接收到打印数据时，处理器160可执行诸如解析的操作，以控制成像部150使得针对接收到的打印数据的打印被执行。

在描述图1时，尽管描述了电子装置100仅包括成像器，但是电子装置100还可根据电子装置100支持的功能而包括执行扫描功能的扫描仪、执行传真发送和接收功能的传真收发器。此外，在电子装置100实现为通用pc、智能手机、平板电脑等的情况下，上面描述的成像部150的配置也可被省略。

图2是根据图1的成像部的示例的框图。

参照图2，成像部150可包括感光器151、充电器152、曝光器153、显影器154、转录器155和定影剂158。

成像部150还可包括用于送入记录介质p的送纸器(未示出)。静电潜像形成在感光器151上。感光器151可根据其形式而被称作感光鼓、感光带等。

充电器152将感光器151的表面充电至均匀电势。充电器152可以以电晕充电器、充电辊、充电刷等的形式实现。

曝光器153通过根据待打印的图像信息改变感光器151的表面电势来在感光器151的表面上形成静电潜像。作为示例，曝光器153可通过将根据待打印的图像信息调制的光照射到感光器151上来形成静电潜像。这种类型的曝光器153可被称作照片扫描器等，led可被用作光源。

显影器154在其中容纳显影剂，并且将显影剂提供给静电潜像来使静电潜像显影成可见图像。显影器154可包括将显影剂提供给静电潜像的显影辊157。例如，可通过形成在显影辊157与感光器151之间的显影电场来将显影剂从显影辊157供应到形成在感光器151上的静电潜像。

形成在感光器151上的可见图像被转录器155或中间转印带(未示出)转印到记录介质p。转录器155可通过例如静电转印法将可见图像转印到记录介质。可见图像通过静电吸引附着于记录介质p。

定影器158通过对记录介质p上的可见图像施加热和/或压力来将可见图像定影在记录介质p上。通过如上面描述的一系列处理来完成打印作业。

每当成像作业进行时都使用显影剂，并且在显影剂被使用持续预定时间或更久时显影剂变得耗尽。在这种情况下，用于储存显影剂的单元(例如，上述的显影器154)本身需要被重新替换。在电子装置的使用期间可被替换的这种部件或组件被称作可消耗单元或可替换单元。此外，可消耗单元可配备有用于对可消耗单元的适当管理的存储器(或者crum芯片)。

图3是示出根据本公开的示例性实施例的电子装置的框图。具体地，图3是仅示出与在图1的处理器的配置中的存储元件有关的部分的示图。因此，图3的配置不仅可应用于图1的处理器，也可应用于具有与图1的配置不同的配置的电子装置。

参照图3，电子装置200包括存储器控制器210、导电图案220、存储部230、插座部240和电容元件250。

存储器控制器210管理发送到存储芯片的数据和从存储芯片接收的数据。存储器控制器210可实现为与cpu分隔开的单独的ic，并且可根据cpu的请求从存储芯片读取数据或者将数据写入存储芯片，或者存储器控制器210可以是与cpu的功能集成的soc。在存储器控制器210是与cpu的功能集成的soc的情况下，存储器控制器210还可执行关于图1描述的处理器160的功能。

存储器控制器210控制存储部230(或基本存储器)的多个第一存储芯片的操作。具体地，存储器控制器210可设置在电路板205上，并且可产生用于读取存储在所述多个第一存储芯片中的数据或者用于将数据写入所述多个第一存储芯片的控制信号以及各种信号，以通过设置在电路板上的导电图案220来发送或接收所述各种信号和控制信号。这里，各种信号可以是时钟信号clk、odt、cke、dq、dm、dqs等，控制信号可以是nras信号、ncas信号、nwe信号、库地址组信号、地址组信号等。

此外，当存储模块300(或可扩展存储器)连接到插座部240时，存储器控制器210可控制所述多个第一存储芯片的操作以及在存储模块300中的多个第二存储芯片的操作。

在这种情况下，存储器控制器210可读取连接到插座部240的存储模块300的spd信息，以检查操作速度信息(具体地，操作频率)，并且可基于获取的操作频率来控制所述多个第一存储芯片的操作和所述多个第二存储芯片的操作。具体地，在连接的存储模块的操作频率与存储部230中的所述多个第一存储芯片的操作频率不同的情况下，存储器控制器210可基于相对低的操作频率来控制所述多个第一存储芯片的操作和所述多个第二存储芯片的操作。例如，当安装在电路板上的存储部230的操作频率是800mhz(ddr3-1600)但连接到插座部240的存储模块300的操作频率是660mhz(ddr3-1320)时，存储器控制器210可以以较低的操作频率660mhz控制所述多个第一存储芯片的操作和所述多个第二存储芯片的操作。

此外，存储器控制器210可基于存储芯片的操作频率来产生控制信号，并将控制信号发送到控制线。具体地，存储器控制器210可以以存储芯片的操作频率的一半产生控制信号。

此外，存储器控制器210检测在所述多个第一存储芯片和所述多个第二存储芯片中的至少一个中是否已经发生错误。具体地，存储器控制器210可检测是否已经发生诸如写入/读取均衡的失败等。这里，写入/读取均衡是对由于ddrclk和dqs信号以飞越式(fly-by)结构被传输而必然发生的时延进行补偿的功能，并且是这样的功能：通过根据ddrclk信号以飞越式(fly-by)结构被依次施加到连接的装置的时间而将dqs信号施加到每个存储芯片以使得匹配到ddrclk信号，来稳定地保持ddrclk信号与dqs信号之间的时间上的距离差。

此外，当错误发生时，存储器控制器210可产生具有比预定控制信号的操作频率低的操作频率的控制信号，并将控制信号输出到控制线。例如，在正常模式下，存储器控制器210可产生控制信号cmd(例如，333.33mhz)以便具有存储芯片的操作频率clk(例如，666.67mhz)的一半(如在图8中示出的)。此外，当错误发生时，存储器控制器210可产生控制信号(例如，166.67mhz)以便具有通用控制信号的操作频率的一半(如在图9中示出的)，即，存储芯片的操作频率clk的四分之一。

导电图案220可设置在电路板205上，导电图案220是电连接存储器控制器210、存储部230和插座部240的导电图案。导电图案220可包括传输控制信号的控制线，并且当存在多个控制信号时，导电图案220可包括多条控制线。

这里，控制线可从存储器控制器开始依次地将插座部的多个端子中的至少一个连接到所述多个第一存储芯片。因此，控制线可首先将控制信号提供给插座部240的至少一个端子，随后以飞越式(fly-by)方式依次将控制信号提供给所述多个第一存储芯片。这里，插座部240的至少一个端子是与存储模块300的将控制信号提供给存储模块300的所述多个第二存储芯片的端子对应的端子。

此外，电容元件250和上拉电阻器可连接到控制线。下面将参照图10至图13描述设置电容元件和上拉电阻器的详细形式。

此外，导电图案220还可包括用于在存储器控制器210、存储部230和插座部240之间发送和接收各种信号的数据发送和接收线。

下面将参照图6和图7描述设置导电图案220的控制线以及数据发送和接收线的详细形式。

存储部230(或基本存储器)包括安装在电路板上的所述多个第一存储芯片。这里，所述多个第一存储芯片构成一个库。存储部230可包括八个或十六个第一存储芯片，且可以以32位的形式或者以64位的形式连接。此外，每个存储芯片可以是支持ddr3-1320标准、ddr3-1333标准、ddr3/4-1600标准、ddr3/4-1866标准、ddr3/4-2133标准、ddr4-2666标准以及ddr4-3200标准的以660mhz或更高的频率操作的存储芯片。上面提到的标准仅仅是示例，只要存储芯片以660mhz或更高的频率操作，均可应用本公开。

插座部240包括电连接到存储模块300的多个端子。具体地，插座部240可包括多个端子，包括在电子装置100中的各种配置通过所述多个端子访问存储模块(或存储装置)300并对存储模块300供电。这里，在安装在插座部240上的存储模块300是ddr3或ddr4标准的情况下，所述多个端子的数量可以是与标准类型插座对应的引脚的数量。可选地，当制造商直接制造并使用插座时，所述多个端子的数量可以是比与标准类型插座对应的引脚的数量大或小的引脚的数量。此外，插座部240的多个端子可被设置为与存储模块300的多个端子对应。

电容元件250(或旁路电容器)可改进控制线的阻抗特性以防止通过控制线传输的控制信号侵害眼图模板(eyemask)。电容元件250可连接到控制线并且在插座部240的至少一个端子与存储器控制器210之间的预定位置。这里，所述预定位置处于与插座部240的至少一个端子相距与控制信号的操作频率的奇数倍对应的距离处。将参照图12详细描述电容元件的位置。

与此同时，当在电路板205上提供多条控制线时，多个电容元件250还可被分别提供给和连接到所述多条控制线。此外，电容元件可实现为具有0.1pf至18pf电容的电容器。

如上所述，由于根据本示例性实施例的电子装置100通过安装在电路板上的存储部进行操作且包括用于扩展存储容量的插座部240，所以可简单地通过将新的存储模块300连接到插座部240来增大电子装置100的存储容量。此外，由于电子装置100不去除预先安装的存储芯片以增大存储容量，所以最小化由于容量上的增大而造成的成本是可行的。

此外，由于电容元件设置在插座部与存储器控制器之间，所以根据本示例性实施例的电子装置100可解决由于插座部的影响导致的信号质量的问题，从而实现稳定的操作。下面将参照图14至图21描述如上所述的本公开的效果。

图4是示出了根据本公开的电子装置的电路板的示图。

参照图4，电路板205(或主板)包括存储器控制器210、控制线221、插座部240和存储部230。

电路板205是在其上安装有诸如存储器控制器210、插座部240和存储部230的组件的印刷电路板(pcb)。这里，电路板205可以是单面板或者在其相对的面上具有导电层的双面板。可选地，电路板205还可以是在电路板205中包括电源层、信号层等的多层板。

存储器控制器210、插座部240和存储部230分别设置在电路板205的预定区域。具体地，如下所述，由于控制线按顺序连接到存储器控制器210、插座部240和存储部230，所以插座部240可设置在电路板205上并且在存储器控制器210与存储部230之间。与此同时，虽然存储器控制器210、插座部240和存储部230被示出为设置在示意性示例中的一条直线上，但是存储器控制器210、插座部240和存储部230也可设置为的形式。此外，存储器控制器210和插座部240可设置在电路板的上部，存储部230还可设置在电路板的下部。

此外，使存储器控制器210、插座部240和存储部230彼此电连接的导电图案220设置在电路板205上。虽然在附图中仅示出了一条控制线以用于简单说明，但是在实施时，多条数据信号线可以与多条控制线一起设置。导电图案220还可仅设置在电路板205的上表面上，并且还可设置在电路板205的上表面和下表面上。

控制线221可从存储器控制器210的输出端子开始连接到插座部240的至少一个端子，并且可依次连接到存储部230的多个第一存储芯片中的每个。也就是说，控制线可以以飞越式(fly-by)拓扑的形式将多个存储芯片彼此连接。

此外，电容元件250可连接到存储器控制器210与插座部240之间的控制线221的预定位置。由于电容元件250如上所述地设置在存储器控制器210与插座部240之间，所以有效地去除通过控制线传输的控制信号的反射噪声(即，插座的端子引起的噪声)是可行的。

为了有效地去除反射噪声，电容元件250被设置为与插座部240相隔与控制信号的操作频率的奇数倍对应的距离，这可导致高频噪声可被降低的最大效果。

图5是示出了根据本公开的存储模块的电路板的示图。

参照图5，存储模块300具有设置在电路板305上的多个第二存储芯片310和端子部320。

多个第二存储芯片310可仅设置在电路板305的同一表面上，且可设置在电路板305的相对表面上。存储模块300的存储容量可根据包括在其中的存储芯片的容量和数量而不同地实现。例如，当存储模块的容量是8gb时，存储模块300的存储容量可通过在电路板的相对表面上设置八个4gb的存储芯片来实现。可选地，存储模块300的存储容量也可通过在电路板的单个表面上的四个8gb的存储芯片来实现或者通过在电路板305的相对表面上设置成对的四个8gb的存储芯片来实现。

多个第二存储芯片310中的每个可以是支持ddr3-1320标准、ddr3-1333标准、ddr3/4-1600标准、ddr3/4-1866标准、ddr3/4-2133标准、ddr4-2666标准以及ddr4-3200标准的以660mhz或更高的频率操作的存储芯片。上面提到的标准仅仅是示例，只要存储芯片以660mhz或更高频率操作，均可应用本公开。

端子部320连接在存储器控制器210与多个第二存储芯片310之间，并且设置在电路板的一侧表面上。具体地，端子部320具有多个端子且设置在电路板305的一侧表面上，以便连接到电路板305的插座部340。虽然在示例中示出了端子部320仅设置在电路板的一个表面上，但是端子部320也可设置在电路板305的另一表面上。

这里，在存储模块300是ddr3或ddr标准的情况下，多个端子的数量可以是与标准类型插座对应的引脚的数量。可选地，当制造商直接制造并使用插座时，多个端子的数量可以是比与标准类型插座对应的引脚的数量大或小的引脚数量。此外，端子部320的多个端子可被设置为与插座部240的多个端子相对应。

此外，连接多个第二存储芯片310与端子部320的导电图案设置在电路板305上。至少一个导电图案包括接收控制信号的端子和使多个第二存储芯片彼此依次连接的控制线。也就是说，存储模块300的控制线还可以以飞越式(fly-by)拓扑的形式将多个第二存储芯片彼此连接。

图6a和图6b是示出了根据本公开的存储芯片的各种32位连接形式的示图。具体地，图6a示出了使用四个存储芯片的32位连接形式，图6b是示出了使用八个存储芯片的32位连接形式的示例。

在下文中，将基于存储模块通过插座部240进行连接的假设来提供描述。

参照图6a，通过插座部240连接的存储模块300中的两个第二存储芯片构成一列(列0)，安装在电路板上的存储部230的两个第一存储芯片构成一列(列1)。如上所述，由于16位的存储芯片以两个为单位构成列，所以图6a的存储芯片操作32位的存储器。

与此同时，虽然在示例中示出了安装在电路板上的两个第一存储芯片构成列1，但是在实施时两个第一存储芯片也可被配置在列0中。

此外，多条信号线和控制线221连接到多个第一存储芯片和多个第二存储芯片。

参照图6b，通过插座部240′连接的存储模块300中的四个第二存储芯片构成一列(列0)，安装在电路板上的存储部230′的四个第一存储芯片构成一列(列1)。如上所述，由于8位的存储芯片以四个为单位构成列，所以图6b的存储芯片操作32位的存储器。

与此同时，虽然在示例中示出了安装在电路板上的四个第一存储芯片构成列1，但是在实施时四个第一存储芯片也可被配置在列0中。

此外，多条信号线和控制线连接到多个第一存储芯片和多个第二存储芯片。

图7a至图7d是示出了根据本公开的存储芯片的各种64位连接形式的示图。具体地，图7a是使用八个存储芯片的64位连接形式的示例，图7b是示出了使用十六个存储芯片的64位连接形式的示例，图7c是示出了使用十六个存储芯片的64位连接形式的示例，图7d是示出了使用三十二个存储芯片的64位连接形式的示例。

参照图7a，通过插座部240″连接的存储模块300中的四个第二存储芯片构成一列(列0)，安装在电路板上的存储部230″的四个第一存储芯片构成一列(列1)。如上所述，由于16位的存储芯片以四个为单位构成列，所以图7a的存储芯片操作64位的存储器。

与此同时，虽然在示例中示出了安装在电路板上的四个第一存储芯片构成列1，但是在实施时四个第一存储芯片也可被配置在列0中。

此外，多条信号线和控制线221连接到多个第一存储芯片和多个第二存储芯片。

参照图7b，通过插座部240″′连接的存储模块300中的八个第二存储芯片构成两列(列0、列1)，安装在电路板上的存储部230″′的八个第一存储芯片构成两列(列2、列3)。如上所述，由于16位的存储芯片以四个为单位构成列，所以图7b的存储芯片操作64位的存储器。

与此同时，虽然在示例中示出了安装在电路板上的八个第一存储芯片构成列2和列3，但是在实施时八个第一存储芯片也可被配置在列0和列1中。

此外，多条信号线和控制线221连接到多个第一存储芯片和多个第二存储芯片。

参照图7c，通过插座部240″″连接的存储模块300中的八个第二存储芯片构成一列(列0)，安装在电路板上的存储部230″″的八个第一存储芯片构成一列(列1)。如上所述，由于8位的存储芯片以八个为单位构成列，所以图7c的存储芯片操作64位的存储器。

与此同时，虽然在示例中示出了安装在电路板上的八个第一存储芯片构成列1，但是在实施时八个第一存储芯片也可被配置在列0中。

此外，多条信号线和控制线221连接到多个第一存储芯片和多个第二存储芯片。

参照图7d，通过插座部240″″′连接的存储模块中的十六个第二存储芯片构成两列(列0、列1)，安装在电路板上的存储部230″″′的十六个第一存储芯片构成两列(列2、列3)。如上所述，由于8位的存储芯片以八个为单位构成列，所以图7d的存储芯片操作64位的存储器。

与此同时，虽然在示例中示出了安装在电路板上的十六个第一存储芯片构成列2和列3，但是在实施时十六个第一存储芯片也可被配置在列0和列1中。

此外，多条信号线和控制线连接到多个第一存储芯片和多个第二存储芯片。

参照如上所述的图6和图7，可以看出dq信号、dm信号、dqs信号等连接到两个(或四个)存储芯片，而nras信号、ncas信号、nwe信号、库地址信号、地址信号等的控制信号通常总共输入到十六个(或三十二个)存储芯片。

如上所述，提供控制信号的控制线相较于其它信号线更容易受到反射噪声的影响，这是因为有许多存储芯片连接到控制线。尤其是，从反射噪声的影响随着近来存储芯片的驱动速度(尤其是控制信号的驱动速度)增大而变得更大的角度来看，当使用在660mhz或更高的操作频率下操作的存储芯片时，需要用于降低反射噪声的技术。

从这个角度来看，根据本公开，通过如上所述地将电容元件连接到控制线的预定位置来降低反射噪声，从而提高控制信号的信号质量。

下面将参照图10至图12详细地描述用于降低反射噪声的方法。

图10是示出了根据本公开的第一示例性实施例的控制线的连接形式的示图。

参照图10，控制线221可依次连接到存储器控制器210、插座部240的至少一个端子以及第一存储芯片。这里，插座部240的至少一个端子是与存储模块300的将控制信号提供给存储模块300的多个第二存储芯片的端子对应的端子。

此外，电容元件250可连接到存储器控制器210与插座部240之间的控制线221的预定位置。这里，所述预定位置处于与插座部240相距与控制信号的操作频率的奇数倍对应的距离处。

此外，上拉电阻器可连接到存储芯片311和231中的每个存储芯片的输入端子附近。

图11是示出了根据本公开的第二示例性实施例的控制线的连接形式的示图。

参照图11，控制线221可依次连接到存储器控制器210、插座部240的至少一个端子以及多个第一存储芯片231-n至231-1。这里，插座部240的至少一个端子是与存储模块300的将控制信号提供给存储模块300的多个第二存储芯片的端子对应的端子。

此外，电容元件250可连接到存储器控制器210与插座部240之间的控制线221的预定位置。这里，所述预定位置处于与插座部240与控制信号的操作频率的奇数倍对应的距离处。

此外，上拉电阻器可连接到存储芯片311-1和231-1中的每个存储芯片的输入端子附近。

图12是用于描述根据本公开的示例性实施例的电容元件被设置的位置的示图。

参照图12，电容元件可连接到插座部240与存储器控制器210之间的控制线，以便与插座部240的至少一个端子相距满足下面等式1的距离。这里，插座部240的至少一个端子是与存储模块300中的将控制信号提供给多个第二存储芯片的端子对应的端子。

[等式1]

其中，λ是一个波(具体地，与存储芯片的操作频率对应的波)的周期的长度，c是光速，f是控制信号的操作频率，n是奇数倍的自然数。

例如，当第一存储芯片由ddr3-1866标准(933.333mhz的操作频率)的存储芯片来配置时，电容元件可连接到插座部240与存储器控制器210之间的控制线，同时具有与插座部240相距53.57mm、32.14mm、22.96mm、17.86mm等的距离差。图13示出了针对各种存储标准中的每个标准的根据上面描述的等式1的距离差。优选的是，在实施时将电容元件连接到控制线，同时具有上面描述的距离差，但是即使电容元件连接到距离差附近(±10％以内)的位置，获得降低无线电噪声的效果也是可行的。

在下文中，将基于各种波形图来描述在图12中在电容元件位于第四位置(即，与操作频率的9倍对应的距离)时控制信号的改变。

图14是未设置电容元件的情况的控制信号的波形图，图15是设置了电容元件的情况的控制信号的波形图。

参照图14，可以看出，在控制信号波形中，控制信号包含许多高频噪声。高频噪声是由插座部240的反射噪声引起的，并且反射噪声可能干扰电子装置的正常操作。

参照图15，可以看出，电容元件连接到控制线的预定位置(与操作频率的9倍对应的距离)，从控制信号显著去除了高频噪声。

图16是根据是否存在电容元件的控制信号的频谱。具体地，图16是通过利用快速傅里叶变换将根据是否存在电容元件的控制信号的时域波形转换为频域波形来获得的频谱。

参照图16，可以看出，1ghz或更高的高频区域中，未连接电容元件的情况比连接有电容元件的情况具有更大的值。

特别地，可以看出，在1.4ghz、2.33ghz、3.27ghz和4.2ghz观察到高频分量，高频分量位于从插座部240到存储器控制器210的控制信号的操作频率的奇数倍的λ/4附近。

图17是未设置电容元件的情况的控制信号的放大的波形图。

参照图17，可以看出，当未设置电容元件时，在控制信号中包括反射噪声，4.2ghz(操作频率的9倍)高频噪声的周期是0.127ns。

为了去除这种噪声，具有特定电容(在0.1pf至18pf的范围内的电容，在示意性示例中为5pf)的电容器可被设置为与插座部相距与操作频率的奇数倍对应的距离。具体地，如在图19中示出的，由于对应的高频分量在阻抗由于电容器的电感电容(lc)而被最小化的位置(即，控制信号的奇数倍的操作频率的λ/4附近)被解耦(dc不通过且噪声分量ac根据电容器的特性而泄漏到地的现象)，所以降低反射噪声的效果被最大化。综上所述，电容元件的电容可具有与控制信号的操作频率的奇数倍对应的值。然而，考虑到电容器的尺寸和每个产品经销商的差异，可使用具有在0.1pf至18pf的范围内的电容的电容器。

上面提到的电容器在预定位置连接到连接线，且如在图18中示出的，可获得使高频分量减少的控制信号的波形。

图20是未设置电容元件的情况的眼图(eyediagram)，图21是设置电容元件的情况的眼图。

参照图20，高频分量直接暴露给控制信号并接触眼图模板规格(eyemaskspecification)，使得在系统操作中可能发生失败。

相反地，参照图21，示出了由于高频分量通过电容元件减少且未接触眼图模板规格而使眼图模板规格通过。

图22和图23是示出了可在图1的显示器上显示的用户界面窗口的各种示例的示图。

参照图22，用户界面窗口2200包括在第一存储芯片的操作频率和第二存储芯片的操作频率彼此不同时显示的通知消息2210。

例如，在新安装的存储模块300的操作频率大于存储部的操作频率的情况下，通知消息2210显示以存储部的操作频率执行操作。如果新安装的存储模块300的操作频率低于存储部的操作频率，则通知消息2210可显示以新安装的存储模块300的操作频率执行操作。在这种情况下，通知消息2210可一起显示建议以利用具有等于或高于存储部的操作频率的操作频率的存储模块来替换和增设新处理的存储模块的消息。

参照图23，用户界面窗口2300包括指示在存储访问过程中已经发生错误的通知消息2310。

具体地，当在存储访问过程中发生错误时，降低控制信号的操作频率的操作可被执行，且控制信号的转换可通过如在图23中示出的用户同意来执行或者可自动执行。如果用户选择同意区域2311，则存储器控制器可通过经由重置处理产生操作频率比默认控制信号的操作频率低的控制信号而进行操作。

图24是用于描述根据本公开的示例性实施例的多个存储器的控制方法的流程图。

参照图24，存储器控制器检查安装在电路板上的存储部的操作频率(s2410)。具体地，存储器控制器可通过检查存储部230的spd信息来检查存储部的操作频率。

此后，检查存储模块300是否通过插座部进行连接(s2420)。

如果未连接存储模块300(s2420的“否”支路)，则可基于存储部的操作频率控制存储部中的多个第一存储芯片(s2430)。

相反地，如果连接了存储模块300(s2420的“是”支路)，则存储器控制器检查存储模块300的操作频率，并确定存储模块300的操作频率与存储部的操作频率彼此是否相等(s2440)。

作为确定的结果，如果存储模块的操作频率和存储部的操作频率彼此相等(s2440的“是”支路)，则存储器控制器可控制存储部中的多个第一存储芯片和存储模块中的第二存储芯片(s2430)。

如果存储模块的操作频率和存储部的操作频率彼此不同(s2440的“否”支路)，则存储器控制器确定存储部230的操作频率是否较低(s2450)，如果存储部230的操作频率较低(s2450的“是”支路)，则存储器控制器可基于存储部230的操作频率来控制存储部230中的多个第一存储芯片和存储模块300中的第二存储芯片(s2460)。此外，存储器控制器可显示安装的存储模块的操作频率与存储部的操作频率不同的通知消息。

如果存储部230的操作频率较高(s2450的“否”支路)，则存储器控制器可基于存储模块300的操作频率来控制存储部230中的多个第一存储芯片和存储模块300中的第二存储芯片(s2470)。此外，存储器控制器可显示安装的存储模块的操作频率与存储部的操作频率不同的通知消息。

如在图24中示出的多个存储器的控制方法可在图3的存储器控制器上执行。此外，如上所述的多个存储器的控制方法可通过用于执行如上所述的操作的至少一个执行程序来实现，并且执行程序可存储在计算机可读记录介质中。

因此，根据本公开的各个框可被实现为在计算机可读记录介质上的计算机可读代码。计算机可读记录介质可以是可存储可由计算机系统读取的数据的装置。

尽管在上文已经描述了本公开的示例性实施例，但是本公开不限于此，而是可由本公开所属领域的技术人员在不脱离权利要求中声称的本公开精神和范围的情况下进行各种修改和改变。这些修改和改变将落入本公开的范围内。