使用用于深度神经网络的改进的训练和学习的方法和系统与流程

本发明的实施例属于数据处理领域，包括图像处理、图形处理和机器学习。更具体地，本发明的实施例涉及使用用于深度神经网络的改进的训练和学习的方法和系统。
背景技术：
：当前的并行图形数据处理包括被开发以对图形数据实行特定操作的系统和方法，这些特定操作诸如例如线性内插、曲面细分、栅格化、纹理映射、深度测试等。传统上，图形处理器使用了固定功能计算单元来处理图形数据；然而，最近，图形处理器的多个部分已变得可编程，从而使得这样的处理器能够支持用于处理顶点和片段数据的更广泛种类的操作。为了进一步提高性能，图形处理器通常实现处理技术（诸如，流水线操作），这些处理技术试图贯穿图形流水线的不同部分来并行处理尽可能多的图形数据。具有单指令多线程（simt）架构的并行图形处理器被设计成最大化图形流水线中的并行处理量。在simt架构中，多组并行线程试图尽可能经常地一起同步执行程序指令，以提高处理效率。在simt架构中，多组并行线程试图尽可能经常地一起同步执行程序指令，以提高处理效率。用于simt架构的软件和硬件的一般性概述可以在shanecook的cuda编程（cudaprogramming），第3章，第37-51页（2013年）中找到。机器学习已经在解决许多种类的任务方面成功。在训练和使用机器学习算法（例如，神经网络）时发生的计算自然地服从高效并行实现方式。因此，诸如通用图形处理单元（gpgpu）之类的并行处理器在深度神经网络的实际实现方式中发挥了重要作用。具有单指令多线程（simt）架构的并行图形处理器被设计成最大化图形流水线中的并行处理量。在simt架构中，多组并行线程试图尽可能经常地一起同步执行程序指令，以提高处理效率。并行机器学习算法实现方式所提供的效率允许使用高容量网络，并且使得那些网络能够在较大的数据集上进行训练。一种类型的神经网络是卷积神经网络（cnn），它可以实行深度机器学习。cnn输入层中的节点被组织成一组“滤波器”，其可以充当特征检测器。每组滤波器的输出传播到网络的连续层中的节点。因此，cnn因其特征检测能力而在计算机视觉和图像识别应用中是有用的。然而，cnn处理在具有多个节点的每个层处可以是计算密集的，其中多个节点具有要为图像检测和处理应用计算的多个参数。此外，对于深度cnn的训练和学习可能是广泛的，如果数量层和节点很深，则需要大量训练数据并且使用参数。如果计算能力和存储器在计算设备中受到限制，则这变得更成问题。因此，需要改进用于深度cnn的训练和学习技术。附图说明附图图示了示例，并且因此是示例性实施例而不认为在范围上是限制性的。图1是图示了被配置成实现本文所述的实施例的一个或多个方面的计算机系统的框图。图2a-2d图示了根据示例性实施例的并行处理器部件。图3a-3b是根据示例性实施例的图形多处理器的框图。图4a-4f图示了其中多个图形处理单元（gpu）通信地耦合到多个多核处理器的示例性架构。图5图示了根据示例性实施例的图形处理流水线。图6图示了根据示例性实施例的机器学习软件栈。图7图示了根据示例性实施例的高度并行的通用图形处理单元。图8图示了根据示例性实施例的多gpu计算系统。图9a-9b图示了示例性深度神经网络的层。图10图示了示例性递归神经网络。图11图示了深度神经网络的训练和部署的示例性实施例。图12是图示了分布式学习的示例性框图。图13图示了适合于使用经训练的模型来实行推断的示例性推断片上系统（soc）。图14是具有改进的训练和学习系统的深度神经网络系统（dnn）的示例性框图。图15图示了根据示例性实施例训练的具有两个极端层的示例性dnn。图16a图示了根据示例性实施例的训练dnn中的层的过程。图16b图示了训练dnn中的层的操作的示例性流程图。图17图示了具有两个隐藏层的示例性卷积神经网络（cnn），其中使用高斯过程回归来估计样本。图18a图示了根据示例性实施例的深度卷积高斯过程回归器的实现方式。图18b是根据示例性实施例的使用深度卷积高斯过程回归器来估计样本的不同输入对和标签之间的相似性的操作的示例性流程图。图19图示了根据示例性实施例的处理系统的框图。图20图示了具有一个或多个处理器核的处理器、集成存储器控制器和集成图形处理器的实施例的示例性框图。图21图示了图形处理器的示例性框图。图22图示了根据示例性实施例的图形处理器的图形处理引擎的框图。图23图示了图形处理器的另一示例性实施例的框图。图24图示了包括在图形处理引擎（gpe）的示例性实施例中采用的处理元件的阵列的线程执行逻辑。图25是图示了根据示例性实施例的图形处理器指令格式的框图。图26图示了图形处理器的示例性实施例的框图。图27a图示了根据示例性实施例的图形处理器命令格式的框图。图27b图示了根据示例性实施例的图形处理器命令序列的框图。图28图示了根据示例性实施例的数据处理系统的示例性图形软件架构。图29图示了可以被用来制造集成电路（ic）以实行根据示例性实施例的操作的ip核开发系统的框图。图30图示了根据示例性实施例的可以使用一个或多个ip核来制造的示例性片上系统ic的框图。图31图示了根据示例性实施例的可以使用一个或多个ip核来制造的片上系统ic的示例性图形处理器的框图。图32图示了根据示例性实施例的可以使用一个或多个ip核来制造的片上系统ic的示例性附加图形处理器的框图。具体实施方式在一些实施例中，图形处理单元（gpu）通信地耦合到主机/处理器核以加速图形操作、机器学习操作、模式分析操作，以及各种通用gpu（gpgpu）功能。gpu可以通过总线或另一互连件（例如，诸如pcie或nvlink之类的高速互连件）通信地耦合到主机处理器/核。在其他实施例中，gpu可以与核集成在同一封装或芯片上并且通过内部处理器总线/互连件（即，在封装或芯片内部）通信地耦合至核。不管gpu连接的方式如何，处理器核都可以以工作描述符中包含的命令/指令的序列的形式向gpu分配工作。然后，gpu使用专用电路/逻辑来高效地处理这些命令/指令。在一些实施例中，图像捕获设备是用以捕获输入图像的独立设备。然而，图像捕获设备可以是需要图像捕获能力的另一计算设备的部分或子部件，诸如具有用以捕获图像的数码相机的便携式或手持式计算设备。在以下描述中，阐述了众多具体细节来提供更透彻的理解。然而，将显而易见的是，可以在没有这些具体细节中的一个或多个的情况下来实践本文中描述的实施例。在其他实例中，没有描述公知的特征以避免使示例性实施例的细节晦涩难懂。计算系统概述图1是图示了被配置成实现本文所述的示例性实施例的一个或多个方面的计算系统100的框图。计算系统100包括处理子系统101，该处理子系统具有一个或多个处理器102和系统存储器104，该一个或多个处理器和系统存储器经由互连路径进行通信，该互连路径可以包括存储器中枢105。存储器中枢105可以是芯片组部件内的单独的部件，或者可以集成在一个或多个处理器102内。存储器中枢105经由通信链路106与i/o子系统111耦合。i/o子系统111包括i/o中枢107，该i/o中枢可以使得计算系统100能够从一个或多个输入设备108接收输入。附加地，i/o中枢107可以使得显示控制器（该显示控制器可以被包括在一个或多个处理器102中）能够向一个或多个显示设备110a提供输出。在一个实施例中，与i/o中枢107耦合的一个或多个显示设备110a可以包括本地显示设备、内部显示设备或嵌入式显示设备。在一个实施例中，处理子系统101包括一个或多个并行处理器112，该一个或多个并行处理器经由总线或其他通信链路113耦合至存储器中枢105。通信链路113可以是任何数量的基于标准的通信链路技术或协议（诸如但不限于pciexpress）中的一个，或者可以是供应方特定的通信接口或通信结构。在一个实施例中，一个或多个并行处理器112形成以计算为中心的并行或向量处理系统，该系统包括大量处理核和/或处理集群，诸如集成众核（mic）处理器。在一个实施例中，一个或多个并行处理器112形成图形处理子系统，该图形处理子系统可以向经由i/o中枢107耦合的一个或多个显示设备110a中的一个输出像素。一个或多个并行处理器112还可以包括显示控制器和显示接口（未示出）以实现至一个或多个显示设备110b的直接连接。在i/o子系统111内，系统存储单元114可以连接至i/o中枢107来为计算系统100提供存储机制。i/o开关116可以被用来提供接口机制以实现i/o中枢107与可以集成到平台中的其他部件（诸如网络适配器118和/或无线网络适配器119）以及可以经由一个或多个插入式设备120添加的各种其他设备之间的连接。网络适配器118可以是以太网适配器或另一种有线网络适配器。无线网络适配器119可以包括wi-fi、蓝牙、近场通信（nfc）或包括一个或多个无线电装置的其他网络设备中的一个或多个。计算系统100可以包括未显式示出的其他部件，这些部件包括usb或其他端口连接件、光存储驱动器、视频捕获设备等等，也可以连接至i/o中枢107。图1中将各种部件互连的通信路径可以使用任何合适的协议（诸如基于pci（外围部件互连）的协议（例如，pci-express））或任何其他总线或点对点通信接口和/或（一个或多个）协议（诸如nv-link高速互连件或本领域中已知的互连协议）来实现。在一个实施例中，一个或多个并行处理器112并入了针对进行图形和视频处理而优化的电路，包括例如视频输出电路，并且该电路构成了图形处理单元（gpu）。在另一个实施例中，一个或多个并行处理器112并入了针对进行通用处理而优化的电路，同时保留了本文更详细描述的基础计算架构。在又另一实施例中，计算系统100的部件可以与一个或多个其他系统元件集成在单个集成电路上。例如，一个或多个并行处理器112、存储器中枢105、（一个或多个）处理器102和i/o中枢107可以集成到片上系统（soc）集成电路中。替换地，计算系统100的部件可以集成到单个封装中以形成系统级封装（sip）配置。在一个实施例中，计算系统100的部件的至少一部分可以集成到多芯片模块（mcm）中，该多芯片模块可以与其他多芯片模块互连成模块化计算系统。将领会的是，本文所示的计算系统100是说明性的，并且变型和修改是可能的。连接拓扑可以根据需要进行修改，该连接拓扑包括桥的数量和布置、（一个或多个）处理器102的数量和（一个或多个）并行处理器112的数量。例如，在一些实施例中，系统存储器104直接而不是通过桥连接至（一个或多个）处理器102，而其他设备经由存储器中枢105和（一个或多个）处理器102与系统存储器104进行通信。在其他替换的拓扑中，（一个或多个）并行处理器112连接至i/o中枢107或直接连接至一个或多个处理器102中的一个，而不是连接至存储器中枢105。在其他实施例中，i/o中枢107和存储器中枢105可以集成到单个芯片中。一些实施例可以包括经由多个插座附接的（一个或多个）处理器102的两个或更多个集合，它们可以与（一个或多个）并行处理器112的两个或更多个实例耦合。本文中示出的一些特定部件是可选的，并且可能不被包括在计算系统100的全部实现方式中。例如，可以支持任何数量的插入式卡或外围装置，或者可以省去一些部件。另外，一些架构可以将不同的术语用于与图1中图示的那些部件类似的部件。例如，在一些架构中，存储器中枢105可以被称为北桥，而i/o中枢107可以被称为南桥。图2a图示了根据示例性实施例的并行处理器200。并行处理器200的各种部件可以使用诸如可编程处理器、专用集成电路（asic）或现场可编程门阵列（fpga）之类的一个或多个集成电路设备来实现。根据示例性实施例，所图示的并行处理器200是图1所示的一个或多个并行处理器112的变体。在一个实施例中，并行处理器200包括并行处理单元202。该并行处理单元包括i/o单元204，该i/o单元使得能够实现与包括并行处理单元202的其他实例的其他设备的通信。i/o单元204可以直接连接至其他设备。在一个实施例中，i/o单元204经由诸如存储器中枢105之类的中枢或开关接口的使用来与其他设备连接。存储器中枢105与i/o单元204之间的连接形成通信链路113。在并行处理单元202内，i/o单元204与主机接口206和存储器交叉开关（memorycrossbar）216连接，其中主机接口206接收涉及实行处理操作的命令，并且存储器交叉开关216接收涉及实行存储器操作的命令。当主机接口206经由i/o单元204接收命令缓冲时，主机接口206可以将用以实行那些命令的工作操作引导至前端208。在一个实施例中，前端208与调度器210耦合，该调度器被配置成将命令或其他工作项目分配至处理集群阵列212。在一个实施例中，调度器210确保处理集群阵列212被正确配置，并且在将任务分布至处理集群阵列212的处理集群之前处于有效状态。在一个实施例中，调度器210经由在微控制器上执行的固件逻辑来实现。微控制器实现的调度器210可被配置成以粗细粒度实行复杂的调度和工作分配操作，从而使得能够实现在处理阵列212上执行的线程的快速抢占和上下文切换。在一个实施例中，主机软件可以经由多个图形处理门铃中的一个来证明用于在处理阵列212上进行调度的工作负荷。该工作负荷然后可以由调度器微控制器内的调度器210逻辑在处理阵列212上自动分配。处理集群阵列212可以包括多达“n”个处理集群（例如，集群214a、集群214b，一直到集群214n）。处理集群阵列212的每个集群214a-214n可以执行大量并发线程。调度器210可以使用各种调度和/或工作分配算法来向处理集群阵列212的集群214a-214n分配工作，这些算法可以取决于每种类型的程序或计算所引起的工作负荷而变化。调度可以由调度器210动态地处理，或者可以在编译被配置成由处理集群阵列212执行的程序逻辑期间由编译器逻辑部分地协助。在一个实施例中，处理集群阵列212的不同集群214a-214n可以被分配用于处理不同类型的程序或用于实行不同类型的计算。处理集群阵列212可以被配置成实行各种类型的并行处理操作。在一个实施例中，处理集群阵列212被配置成实行通用并行计算操作。例如，处理集群阵列212可以包括用以执行处理任务的逻辑，该处理任务包括视频和/或音频数据的过滤、实行包括物理操作的建模操作，以及实行数据变换。在一个实施例中，处理集群阵列212被配置成实行并行图形处理操作。在其中并行处理器200被配置成实行图形处理操作的实施例中，处理集群阵列212可以包括用以支持这样的图形处理操作的执行的附加逻辑，包括但不限于用以实行纹理操作的纹理采样逻辑，以及曲面细分逻辑和其他顶点处理逻辑。附加地，处理集群阵列212可以被配置成执行与图形处理相关的着色器程序，诸如但不限于顶点着色器、曲面细分着色器、几何着色器和像素着色器。并行处理单元202可以经由i/o单元204从系统存储器传送数据以供处理。在处理期间，可以在处理期间将所传送的数据存储到片上存储器（例如，并行处理器存储器222），然后写回到系统存储器。在一个实施例中，当并行处理单元202被用来实行图形处理时，调度器210可以被配置成将处理工作负荷划分成大致相等大小的任务，以更好地使得图形处理操作能够分配到处理集群阵列212的多个集群214a-214n。在一些实施例中，处理集群阵列212的各部分可以被配置成实行不同类型的处理。例如，第一部分可以被配置成实行顶点着色和拓扑生成，第二部分可以被配置成实行曲面细分和几何着色，并且第三部分可以被配置成实行像素着色或其他屏幕空间操作，以产生渲染的图像以供显示。由集群214a-214n中的一个或多个产生的中间数据可以存储在缓冲器中，以允许中间数据在集群214a-214n之间传输以供进一步处理。在操作期间，处理集群阵列212可以接收要经由调度器210执行的处理任务，该调度器从前端208接收定义处理任务的命令。对于图形处理操作，处理任务可以包括要处理的数据（例如表面（补丁）数据、图元数据、顶点数据和/或像素数据，以及定义了要如何处理数据的状态参数和命令（例如，要执行什么程序））的索引。调度器210可以被配置成获取对应于任务的索引，或者可以从前端208接收索引。前端208可以被配置成确保处理集群阵列212在由传入命令缓冲器（例如，批处理缓冲器、入栈缓冲器等）指定的工作负荷被发起之前被配置成有效状态。并行处理单元202的一个或多个实例中的每一个可以与并行处理器存储器222耦合。并行处理器存储器222可以经由存储器交叉开关216来访问，该存储器交叉开关可以从处理集群阵列212以及i/o单元204接收存储器请求。存储器交叉开关216可以经由存储器接口218访问并行处理器存储器222。存储器接口218可以包括多个分区单元（例如，分区单元220a、分区单元220b至分区单元220n），它们可以均耦合至并行处理器存储器222的一部分（例如，存储器单元）。在一个实现方式中，分区单元220a-220n的数量被配置成等于存储器单元的数量，使得第一分区单元220a具有对应的第一存储器单元224a，第二分区单元220b具有对应的存储器单元224b，以及第n分区单元220n具有对应的第n存储器单元224n。在其他实施例中，分区单元220a-220n的数量可以不等于存储器设备的数量。在各种实施例中，存储器单元224a-224n可以包括各种类型的存储器设备，包括动态随机存取存储器（dram）或图形随机存取存储器，诸如同步图形随机存取存储器（sgram），包括图形双数据速率（gddr）存储器。在一个实施例中，存储器单元224a-224n还可以包括3d堆叠式存储器，包括但不限于高带宽存储器（hbm）。本领域技术人员将领会的是，存储器单元224a-224n的具体实现方式可以变化，并且可以从各种常规设计之一进行选择。诸如帧缓冲器或纹理映射之类的渲染目标可以存储在存储器单元224a-224n上，从而允许分区单元220a-220n并行地写入每个渲染目标的各部分，以高效地使用并行处理器存储器222的可用带宽。在一些实施例中，为了支持利用系统存储器连同本地高速缓冲存储器的统一存储器设计，可以将并行处理器存储器222的本地实例排除在外。在一个实施例中，处理集群阵列212的集群214a-214n中的任一个可以处理将写入到并行处理器存储器222内的存储器单元224a-224n中的任何存储器单元的数据。存储器交叉开关216可以被配置成将每个集群214a-214n的输出传送到任何分区单元220a-220n或另一集群214a-214n，其可以对输出实行附加处理操作。每个集群214a-214n可以通过存储器交叉开关216与存储器接口218进行通信，以针对各种外部存储器设备进行读取或写入操作。在一个实施例中，存储器交叉开关216具有至存储器接口218的连接，以与i/o单元204进行通信，以及具有至并行处理器存储器222的本地实例的连接，从而使得不同处理集群214a-214n内的处理单元能够与系统存储器或对于并行处理单元202并非本地的其他存储器进行通信。在一个实施例中，存储器交叉开关216可以使用虚拟信道来分离集群214a-214n与分区单元220a-220n之间的业务流。虽然并行处理单元202的单个实例被图示为在并行处理器200内，但并行处理单元202的任何数量的实例也可以被包括在内。例如，可以在单个插入式卡上提供并行处理单元202的多个实例，或者可以使多个插入式卡互连。即使不同实例具有不同数量的处理核、不同的本地并行处理器存储量和/或其他配置差异，并行处理单元202的不同实例也可以被配置成交互操作。例如，以及在一个实施例中，并行处理单元202的一些实例可以包括相对于其他实例而言较高精度的浮点单元。并入有并行处理单元202或并行处理器200的一个或多个实例的系统可以采用各种各样的配置和形状因数来实现，包括但不限于台式计算机、膝上型计算机或手持式个人计算机、服务器、工作站、游戏控制台和/或嵌入式系统。图2b是根据示例性实施例的分区单元220的框图。在一个实施例中，分区单元220是图2a的分区单元220a-220n中的一个的实例。如图示的，分区单元220包括l2高速缓存221、帧缓冲器接口225和rop226（栅格操作单元）。l2高速缓存221是读/写高速缓存，其被配置成实行从存储器交叉开关216和rop226接收到的加载和存储操作。由l2高速缓存221将读未命中和紧急回写请求输出至帧缓冲器接口225以供处理。也可以经由帧缓冲器接口225向帧缓冲器发送更新以供处理。在一个实施例中，帧缓冲器接口225与并行处理器存储器中的存储器单元（诸如，图2的存储器单元224a-224n（例如，在并行处理器存储器222内））中的一个对接。在图形应用中，rop226是实行诸如模板印刷（stencil）、z检验、混合等等的栅格操作的处理单元。rop226然后输出经处理的图形数据，其被存储在图形存储器中。在一些实施例中，rop226包括压缩逻辑，该压缩逻辑用以压缩被写入至存储器的深度或颜色数据，并且对从存储器读取的深度或颜色数据解压缩。该压缩逻辑可以是使用多种压缩算法中的一种或多种的无损压缩逻辑。由rop226实行的压缩类型可以根据待压缩的数据的统计特性而变化。例如，在一个实施例中，在每个图块（per-tile）的基础上对深度和颜色数据实行增量颜色压缩。在一些实施例中，rop226被包括在每个处理集群（例如，图2a的集群214a-214n）内而不是被包括在分区单元220内。在这样的实施例中，通过存储器交叉开关216而不是像素片段数据来传输针对像素数据的读取和写入请求。经处理的图形数据可以显示在显示设备（诸如图1的一个或多个显示设备110中的一个）上，被路由以用于由（一个或多个）处理器102进行进一步处理，或者被路由以用于由图2a的并行处理器200内的处理实体中的一个进行进一步处理。图2c是根据示例性实施例的并行处理单元内的处理集群214的框图。在一个实施例中，处理集群是图2a的处理集群214a-214n中的一个的实例。处理集群214可以被配置成并行地执行许多线程，其中术语“线程”指代在特定输入数据集上执行的特定程序的实例。在一些实施例中，使用单指令多数据（simd）指令发布技术来支持大量线程的并行执行，而无需提供多个独立的指令单元。在其他实施例中，使用单指令多线程（simt）技术来使用被配置成向处理集群中的每一个内的一组处理引擎发布指令的公共指令单元来支持大量大致同步线程的并行执行。与所有处理引擎通常执行相同指令的simd执行机制不同，simt执行允许不同线程更容易地遵循穿过给定线程程序的发散执行路径。本领域技术人员将理解的是，simd处理机制表示simt处理机制的功能子集。处理集群214的操作可以经由向simt并行处理器分配处理任务的流水线管理器232来控制。流水线管理器232从图2a的调度器210接收指令，并且经由图形多处理器234和/或纹理单元236来管理那些指令的执行。所图示的图形多处理器234是simt并行处理器的示例性实例。然而，不同架构的各种类型的simt并行处理器可以被包括在处理集群214内。图形多处理器234的一个或多个实例可以被包括在处理集群214内。图形多处理器234可以处理数据，并且数据交叉开关240可以被用来将经处理的数据分发到包括其他着色器单元的多个可能目的地中的一个。流水线管理器232可以通过为将经由数据交叉开关240分发的经处理的数据指定目的地来便于经处理的数据的分发。处理集群214内的每个图形多处理器234可以包括一组相同的功能执行逻辑（例如，算术逻辑单元、加载-存储单元等）。功能执行逻辑可以采用流水线化方式来配置，其中可以在完成先前的指令之前发布新的指令。功能执行逻辑支持各种各样的操作，包括整数和浮点算术、比较运算、布尔运算、移位和各种代数函数的计算。在一个实施例中，可以利用相同的功能单元硬件来实行不同的操作，并且可以存在功能单元的任何组合。传输至处理集群214的指令构成了线程。跨并行处理引擎的集合执行的线程的集合是线程组。线程组对不同的输入数据执行相同的程序。线程组内的每个线程可以被指派给图形多处理器234内的不同的处理引擎。线程组可以包括比图形多处理器234内的处理引擎的数量更少的线程。当线程组包括比处理引擎的数量更少的线程时，处理引擎中的一个或多个可能在该线程组被处理的周期期间空闲。线程组还可以包括比图形多处理器234内的处理引擎的数量更多的线程。当线程组包括比图形多处理器234内的处理引擎的数量更多的线程时，可以在连续的时钟周期内实行处理。在一个实施例中，可以在图形多处理器234上同时执行多个线程组。在一个实施例中，图形多处理器234包括：用以实行加载和存储操作的内部高速缓冲存储器。在一个实施例中，图形多处理器234可以放弃内部高速缓存，并且在处理集群214内使用高速缓冲存储器（例如，l1高速缓存308）。每个图形多处理器234还有权访问在所有处理集群214当中共享的分区单元（例如，图2a的分区单元220a-220n）内的l2高速缓存，并且可以被用来在线程之间传送数据。图形多处理器234还可以访问片外全局存储器，该片外全局存储器可以包括本地并行处理器存储器和/或系统存储器中的一个或多个。并行处理单元202外部的任何存储器可以被用作全局存储器。其中处理集群214包括图形多处理器234的多个实例的实施例可以共享可以在l1高速缓存308中存储的公共指令和数据。每个处理集群214可以包括被配置成将虚拟地址映射到物理地址中的mmu245（存储器管理单元）。在其他实施例中，mmu245的一个或多个实例可以驻留在图2的存储器接口218内。mmu245包括：被用来将虚拟地址映射到图块（tile）的物理地址（更多地提及分块）和可选地高速缓存行索引的一组页表项（pte）。mmu245可以包括可以驻留在图形多处理器234或l1高速缓存或处理集群214内的地址转换后备缓冲器（tlb）或高速缓存。对物理地址进行处理以分发表面数据访问局部性以允许分区单元当中的高效请求交错。可以使用高速缓存行索引来确定对高速缓存行的请求是命中还是未命中。在图形和计算应用中，处理集群214可以被配置成使得每个图形多处理器234耦合至纹理单元236以实行纹理映射操作，例如，确定纹理样本方位、读取纹理数据和过滤纹理数据。纹理数据是从内部纹理l1高速缓存（未示出）或者在一些实施例中从图形多处理器234内的l1高速缓存读取的，并且是根据需要从l2高速缓存、本地并行处理器存储器或系统存储器获取的。每个图形多处理器234向数据交叉开关240输出经处理任务以向另一个处理集群214提供经处理任务以供进一步处理，或经由存储器交叉开关216在l2高速缓存、本地并行处理器存储器或系统存储器中存储经处理任务。prerop242（预先栅格操作单元）被配置成从图形多处理器234接收数据，将数据引导至rop单元，这些rop单元可以如本文所述的那样用分区单元（例如，图2a的分区单元220a-220n）定位。prerop242单元可以对颜色混合进行优化、组织像素颜色数据并实行地址转换。将领会的是，本文所述的核架构是说明性的，并且变型和修改是可能的。例如图形多处理器234、纹理单元236、prerop242等任何数量的处理单元可以被包括在处理集群214内。另外，虽然仅示出了一个处理集群214，但如本文所述的并行处理单元可以包括处理集群214的任何数量的实例。在一个实施例中，每个处理集群214可以被配置成使用单独且不同的处理单元、l1高速缓存等来独立于其他处理集群214进行操作。图2d示出了根据一个示例性实施例的图形多处理器234。在这样的实施例中，图形多处理器234与处理集群214的流水线管理器232耦合。图形多处理器234具有执行流水线，该执行流水线包括但不限于指令高速缓存252、指令单元254、地址映射单元256、寄存器堆258、一个或多个通用图形处理单元（gpgpu）核262以及一个或多个加载/存储单元266。gpgpu核262和加载/存储单元266经由存储器和高速缓存互连件268与高速缓冲存储器272和共享存储器270耦合。在一个实施例中，指令高速缓存252从流水线管理器232接收要执行的指令流。将这些指令高速缓存在指令高速缓存252中，并且分派以用于由指令单元254执行。指令单元254可以将指令作为线程组（例如，经线）进行分派，其中线程组的每个线程被指派给gpgpu核262内的不同执行单元。指令可以通过在统一地址空间内指定地址来访问本地、共享或全局地址空间中的任一个地址空间。地址映射单元256可以被用来将统一地址空间中的地址转换成可由加载/存储单元266访问的不同存储器地址。寄存器堆258为图形多处理器324的功能单元提供一组寄存器。寄存器堆258为连接至图形多处理器324的功能单元（例如，gpgpu核262、加载/存储单元266）的数据路径的操作数提供临时存储。在一个实施例中，寄存器堆258在功能单元中的每一个之间进行划分，使得每个功能单元均被分配寄存器堆258的专用部分。在一个实施例中，寄存器堆258在正由图形多处理器324执行的不同经线之间进行划分。gpgpu核262可以均包括被用来执行图形多处理器324的指令的浮点单元（fpu）和/或整数算术逻辑单元（alu）。根据实施例，gpgpu核262的架构可以类似，或者可以不同。例如，以及在一个实施例中，gpgpu核262的第一部分包括单精度fpu和整数alu，而gpgpu核的第二部分包括双精度fpu。在一个实施例中，fpu可以实现ieee754-2008浮点算术标准或启用可变精度浮点算术。附加地，图形多处理器324可以包括用以实行诸如复制矩形或像素混合运算之类的特定功能的一个或多个固定功能或特殊功能单元。在一个实施例中，gpgpu核中的一个或多个还可以包括固定或特殊功能逻辑。在一个实施例中，gpgpu核262包括能够对多组数据实行单个指令的simd逻辑。在一个实施例中，gpgpu核262可以物理地执行simd4、simd8和simd16指令，并且在逻辑上执行simd1、simd2和simd32指令。用于gpgpu核的simd指令可以在编译时由着色器编译器生成，或者在执行为单个程序多数据（spmd）或simt架构编写和编译的程序时自动生成。为simt执行模型配置的程序的多个线程可以经由单个simd指令来执行。例如，以及在一个实施例中，实行相同或相似操作的八个simt线程可以经由单个simd8逻辑单元并行执行。存储器和高速缓存互连件268是互连网络，该互连网络将图形多处理器324的功能单元中的每一个连接至寄存器堆258和共享存储器270。在一个实施例中，存储器和高速缓存互连件268是允许加载/存储单元266在共享存储器270与寄存器堆258之间实现加载和存储操作的交叉开关互连件。寄存器堆258可以以与gpgpu核262相同的频率进行操作，因此gpgpu核262与寄存器堆258之间的数据传送具有非常低的等待时间。共享存储器270可以被用来使得能够实现在图形多处理器234内的功能单元上执行的线程之间的通信。例如，高速缓冲存储器272可以被用作数据高速缓存，以高速缓存在功能单元与纹理单元236之间传送的纹理数据。共享存储器270也可以被用作经高速缓存的受管理的程序。除了存储在高速缓冲存储器272内的自动高速缓存的数据之外，在gpgpu核262上执行的线程还可以在共享存储器内以编程方式存储数据。图3a-3b图示了根据示例性实施例的附加图形多处理器。所图示的图形多处理器325、350是图2c-2d的图形多处理器234的变体。所图示的图形多处理器325、350可以被配置为能够同时执行大量执行线程的流式多处理器（sm）。图3a示出了根据附加示例性实施例的图形多处理器325。图形多处理器325包括相对于图2c-2d的图形多处理器234的执行资源单元的多个附加实例。例如，图形多处理器325可以包括指令单元332a-332b、寄存器堆334a-334b和（一个或多个）纹理单元344a-344b的多个实例。图形多处理器325还包括多组图形或计算执行单元（例如，gpgpu核336a-336b、gpgpu核337a-337b、gpgpu核338a-338b）和多组加载/存储单元340a-340b。在一个实施例中，执行资源单元具有公共的指令高速缓存330、纹理和/或数据高速缓冲存储器342和共享存储器346。各种部件可以经由互连结构327通信。在一个实施例中，互连结构327包括一个或多个交叉开关以使得能够实现在图形多处理器325的各种部件之间的通信。在一个实施例中，互连结构327是单独的高速网络结构层，图形多处理器325的每个部件都堆叠在该单独的高速网络结构层上。图形多处理器325的部件经由互连结构327与远程部件通信。例如，gpgpu核336a-336b、337a-337b和3378a-338b均可以经由互连结构327来与共享存储器346通信。互连结构327可以对图形多处理器325内的通信进行仲裁以确保部件之间的公平带宽分配。图3b示出了根据附加示例性实施例的图形多处理器350。如图2d和图3a图示的，图形处理器包括多组执行资源356a-356d，其中每组执行资源包括多个指令单元、寄存器堆、gpgpu核和加载存储单元。执行资源356a-356d可以与（一个或多个）纹理单元360a-360d一起工作以进行纹理操作，同时共享指令高速缓存354和共享存储器362。在一个实施例中，执行资源356a-356d可以共享指令高速缓存354和共享存储器362以及纹理和/或数据高速缓冲存储器358a-358b的多个实例。各种部件可以经由与图3a的互连结构327类似的互连结构352进行通信。本领域技术人员将理解的是，图1、图2a-2d和图3a-3b中所述的架构是描述性的，并且不限制是示例性的本实施例的范围。因此，本文所述的技术可以在任何适当配置的处理单元上实现，该处理单元包括但不限于：一个或多个移动应用处理器、包括多核gpu的一个或多个桌面或服务器中央处理处理单元（gpu）、诸如图2a的并行处理单元202之类的一个或多个并行处理单元，以及一个或多个图形处理器或专用处理单元，而不脱离本文所述的实施例的范围。在一些实施例中，如本文所述的并行处理器或gpgpu通信地耦合至主机/处理器核以加快图形操作、机器学习操作、模式分析操作和各种通用gpu（gpgpu）功能。gpu可以通过总线或其他互连件（例如，诸如pcie或nvlink之类的高速互连件）通信地耦合至主机处理器/核。在其他实施例中，gpu可以与核集成在同一封装或芯片上并且通过内部处理器总线/互连件（即，在封装或芯片内部）通信地耦合至该核。不管gpu连接的方式如何，处理器核都可以以工作描述符中包含的命令/指令的序列的形式向gpu分配工作。然后，gpu使用专用电路/逻辑来高效地处理这些命令/指令。用于gpu到主机处理器互连的技术图4a图示了其中多个gpu410-413通过高速链路440-443（例如，总线、点对点互连等）通信地耦合至多个多核处理器405-406的示例性架构。在一个实施例中，高速链路440-443支持4gb/s、30gb/s、80gb/s或更高的通信吞吐量，这取决于实现方式。可以使用各种互连协议，包括但不限于pcie4.0或5.0以及nvlink2.0。然而，本发明的基本原理不限于任何特定的通信协议或吞吐量。此外，以及在一个实施例中，gpu410-413中的两个或更多个通过高速链路444-445互连，这可以使用与用于高速链路440-443的协议/链路相同或不同的协议/链路来实现。类似地，多核处理器405-406中的两个或更多个可以通过高速链路433连接，该高速链路可以是以20gb/s、30gb/s、120gb/s或更高的速度操作的对称多处理器（smp）总线。替换地，图4a中所示的各种系统部件之间的所有通信可以使用相同的协议/链路（例如，通过公共互连结构）来完成。然而，如所提及的，本发明的基本原理不限于任何特定类型的互连技术。在一个实施例中，每个多核处理器405-406分别经由存储器互连件430-431通信地耦合至处理器存储器401-402，并且每个gpu410-413分别通过gpu存储器互连件450-453通信地耦合至gpu存储器420-423。存储器互连件430-431和450-453可以利用相同或不同的存储器访问技术。作为示例而不是作为限制，处理器存储器401-402和gpu存储器420-423可以是诸如动态随机存取存储器（dram）（包括堆叠式dram）、图形ddrsdram（gddr）（例如，gddr5、gddr6）或高带宽存储器（hbm）之类的易失性存储器，和/或可以是诸如3dxpoint或nano-ram之类的非易失性存储器。在一个实施例中，存储器的某个部分可以是易失性存储器，而另一个部分可以是非易失性存储器（例如，使用两级存储器（2lm）层级结构）。如下所述，尽管各种处理器405-406和gpu410-413可以分别物理地耦合至特定存储器401-402、420-423，但可以实现统一存储器架构，其中相同的虚拟系统地址空间（也被称为“有效地址”空间）在全部的各种物理存储器当中分发。例如，处理器存储器401-402可以均包括64gb的系统存储器地址空间，并且gpu存储器420-423可以均包括32gb的系统存储器地址空间（在该示例中导致总共256gb的可寻址存储器）。图4b图示了根据一个实施例的多核处理器407与图形加速模块446之间的互连的附加细节。图形加速模块446可以包括集成在经由高速链路440耦合至处理器407的线卡上的一个或多个gpu芯片。替换地，图形加速模块446可以与处理器407集成在同一封装或芯片上。所图示的处理器407包括多个核460a-460d，这些核均具有转换后备缓冲器461a-461d和一个或多个高速缓存462a-462d。这些核可以包括用于执行指令和处理未图示的数据以避免使本发明的基本原理晦涩难懂的各种其他部件（例如，指令获取单元、分支预测单元、解码器、执行单元、重排序缓冲器等）。高速缓存462a-462d可以包括1级（l1）和2级（l2）高速缓存。此外，一个或多个共享高速缓存426可以被包括在高速缓存层级结构中并且由各组核460a-460d共享。例如，处理器407的一个实施例包括24个核，这些核均具有其自己的l1高速缓存、12个共享l2高速缓存和12个共享l3高速缓存。在这个实施例中，l2高速缓存和l3高速缓存中的一个由两个相邻核共享。处理器407和图形加速器集成模块446与系统存储器441连接，该系统存储器可以包括处理器存储器401-402。通过一致性总线464、经由核间通信来为各种高速缓存462a-462d、456和系统存储器441中存储的数据和指令维持一致性。例如，每个高速缓存均可以具有与其相关联的高速缓存一致性逻辑/电路，以响应于所检测到的对特定高速缓存行的读取或写入、通过一致性总线464进行通信。在一个实现方式中，通过一致性总线464来实现高速缓存窥探协议，以窥探高速缓存访问。本领域技术人员很好理解高速缓存窥探/一致性技术，并且在这里不会详细描述该高速缓存窥探/一致性技术以避免使本发明的基本原理晦涩难懂。在一个实施例中，代理电路425将图形加速模块446通信地耦合至一致性总线464，从而允许图形加速模块446作为核的对等体参与高速缓存一致性协议。特别地，接口435通过高速链路440（例如，pcie总线、nvlink等）向代理电路425提供连接性，并且接口437将图形加速模块446连接至链路440。在一个实现方式中，加速器集成电路436代表图形加速模块446的多个图形处理引擎431、432、n提供高速缓存管理、存储器访问、上下文管理和中断管理服务。图形处理引擎431、432、n可以均包括单独的图形处理单元（gpu）。替换地，图形处理引擎431、432、n可以在gpu内包括不同类型的图形处理引擎，诸如图形执行单元、媒体处理引擎（例如，视频编码器/解码器）、采样器和块图像传输引擎。换句话说，图形加速模块可以是具有多个图形处理引擎431-432、n的gpu，或图形处理引擎431-432、n可以是集成在公共封装、线卡或芯片上的个体gpu。在一个实施例中，加速器集成电路436包括存储器管理单元（mmu）439，该存储器管理单元用于实行诸如虚拟到物理存储器转换（也被称为有效到实际存储器转换）之类的各种存储器管理功能和用于访问系统存储器441的存储器访问协议。mmu439还可以包括用于高速缓存虚拟/有效到物理/实际地址转换的转换后备缓冲器（tlb）（未示出）。在一个实现方式中，高速缓存438存储命令和数据，以便由图形处理引擎431-432、n进行有效访问。在一个实施例中，存储在高速缓存438和图形存储器433-434、n中的数据与核高速缓存462a-462d、456和系统存储器411保持一致。如所提及的，这可以经由代理电路425来完成，该代理电路代表高速缓存438和存储器433-434、n参与高速缓存一致性机制（例如，向高速缓存438发送与处理器高速缓存462a-462d、456上的高速缓存行的修改/访问相关的更新并且从高速缓存438接收更新）。一组寄存器445存储由图形处理引擎431-432、n执行的线程的上下文数据，并且上下文管理电路448管理线程上下文。例如，上下文管理电路448可以实行保存和恢复操作以在上下文切换期间保存和恢复各种线程的上下文（例如，其中第一线程被保存并且第二线程被存储，使得第二线程可以由图形处理引擎执行）。例如，在上下文切换时，上下文管理电路448可以将当前寄存器值存储到存储器中的指定区域（例如，由上下文指针标识）。然后，该上下文管理电路可以在返回上下文时恢复寄存器值。在一个实施例中，中断管理电路447接收并且处理从系统设备接收到的中断。在一个实现方式中，由mmu439将来自图形处理引擎431的虚拟/有效地址转换为系统存储器411中的实际/物理地址。加速器集成电路436的一个实施例支持多个（例如，4个、8个、16个）图形加速器模块446和/或其他加速器设备。图形加速器模块446可以专用于在处理器407上执行的单个应用，或者可以在多个应用之间共享。在一个实施例中，呈现虚拟化图形执行环境，其中图形处理引擎431-432、n的资源与多个应用或虚拟机（vm）共享。资源可以被细分为基于与vm和/或应用相关联的处理要求和优先级而分配给不同的vm和/或应用的“分片”。因此，加速器集成电路充当至图形加速模块446的系统的桥，并且提供地址转换和系统存储器高速缓存服务。此外，加速器集成电路436可以为主机处理器提供虚拟化设施以管理图形处理引擎、中断和存储器管理的虚拟化。由于图形处理引擎431-432、n的硬件资源显式地映射到由主机处理器407看到的实际地址空间，因此任何主机处理器都可以使用有效地址值来为这些资源直接寻址。在一个实施例中，加速器集成电路436的一个功能是图形处理引擎431-432、n的物理分离，使得它们作为独立单元出现在系统上。如所提及的，在所图示的实施例中，一个或多个图形存储器433-434、m分别耦合至图形处理引擎431-432、n中的每一个。图形存储器433-434、m存储正由图形处理引擎431-432、n中的每一个处理的指令和数据。图形存储器433-434、m可以是诸如dram（包括堆叠式dram）、gddr存储器（例如，gddr5、gddr6）或hbm之类的易失性存储器，和/或可以是诸如3dxpoint或nano-ram之类的非易失性存储器。在一个实施例中，为了减少链路440上的数据流量，使用偏置技术来确保图形存储器433-434、m中存储的数据是图形处理引擎431-432、n最频繁使用且核460a-460d优选不使用（至少不频繁使用）的数据。类似地，偏置机制试图使核（并且优选地不是图形处理引擎431-432、n）所需的数据保持在核和系统存储器411的高速缓存462a-462d、456内。图4c图示了其中加速器集成电路436集成在处理器407内的另一个示例性实施例。在这个实施例中，图形处理引擎431-432、n经由接口437和接口435来直接通过高速链路440与加速器集成电路436进行通信（这也可以利用任何形式的总线或接口协议）。加速器集成电路436可以实行与关于图4b所描述的操作相同的操作，但考虑到其与一致性总线462和高速缓存462a-462d、426紧密接近，可能以较高的吞吐量实行操作。一个实施例支持不同的编程模型，包括专用进程编程模型（不具有图形加速模块虚拟化）和共享编程模型（具有虚拟化）。共享编程模型可以包括由加速器集成电路436控制的编程模型和由图形加速模块446控制的编程模型。在专用进程模型的一个实施例中，图形处理引擎431-432、n在单个操作系统下专用于单个应用或进程。单个应用可以将其他应用请求集中到图形引擎431-432、n，从而在vm/分区内提供虚拟化。在专用进程编程模型中，图形处理引擎431-432、n可以由多个vm/应用分区共享。共享模型要求系统管理程序将图形处理引擎431-432、n虚拟化，以允许由每个操作系统进行访问。对于没有管理程序的单分区系统，图形处理引擎431-432、n由操作系统拥有。在这两种情况下，操作系统都可以将图形处理引擎431-432、n虚拟化以提供对每个进程或应用的访问。对于共享编程模型，图形加速模块446或个体图形处理引擎431-432、n使用进程句柄来选择处理元件。在一个实施例中，处理元件被存储在系统存储器411中并且可使用本文所述的有效地址到实际地址转换技术来寻址。该进程句柄可以是在向图形处理引擎431-432、n注册它的上下文（即，调用系统软件以向处理元件链接表添加处理元件）时向主机进程提供的实现方式特定的值。该进程句柄的低16位可以是处理元件链接表内的处理元件的偏移量。图4d图示了示例性加速器集成分片490。如本文所用，“分片”包括加速器集成电路436的处理资源的指定部分。系统存储器411内的应用有效地址空间482存储处理元件483。在一个实施例中，处理元件483响应于来自在处理器407上执行的应用480的gpu调用481而被存储。处理元件483包含对应应用480的处理状态。处理元件483中包含的工作描述符（wd）484可以是应用所请求的单个作业，或者可以包含指向作业队列的指针。在后一种情况下，wd484是指向应用地址空间482中的作业请求队列的指针。图形加速模块446和/或个体图形处理引擎431-432、n可以由系统中的全部进程或进程子集共享。本发明的实施例包括用于建立处理状态并向图形加速模块446发送wd484以在虚拟化环境中开始作业的基础结构。在一个实现方式中，专用进程编程模型是实现方式特定的。在这个模型中，单个进程拥有图形加速模块446或个体图形处理引擎431。由于图形加速模块446由单个进程拥有，因此管理程序初始化加速器集成电路436以获得所属分区，并且操作系统在图形加速模块446被指派时初始化加速器集成电路436以获得所属进程。在操作中，加速器集成分片490中的wd获取单元491获取下一个wd484，该下一个wd包括将由图形加速模块446的图形处理引擎之一进行的工作的指示。如图示的，来自wd484的数据可以被存储在寄存器445中并由mmu439、中断管理电路447和/或上下文管理电路446使用。例如，mmu439的一个实施例包括用于访问os虚拟地址空间485内的段/页表486的段/页步行（walk）电路。中断管理电路447可以处理从图形加速模块446接收到的中断事件492。当实行图形操作时，由图形处理引擎431-432、n生成的有效地址493由mmu439转换为实际地址。在一个实施例中，针对每个图形处理引擎431-432、n和/或图形加速模块446复制同一组寄存器445，并且可以由管理程序或操作系统初始化这一组寄存器。这些复制的寄存器中的每一个可以被包括在加速器集成分片490中。表1中示出了可以由管理程序初始化的示例性寄存器。表1-管理程序初始化寄存器1分片控制寄存器2实际地址（ra）调度进程区域指针3授权掩码覆盖寄存器4中断向量表项偏移量5中断向量表项限制6状态寄存器7逻辑分区id8实际地址（ra）管理程序加速器利用记录指针9存储描述寄存器表2中示出了可以由操作系统初始化的示例性寄存器。表2-操作系统初始化寄存器1进程和线程识别2有效地址（ea）上下文保存/恢复指针3虚拟地址（va）加速器利用记录指针4虚拟地址（va）存储段表指针5授权掩码6工作描述符在一个实施例中，每个wd484均特定于特定图形加速模块446和/或图形处理引擎431-432、n。该wd包含图形处理引擎431-432、n完成其工作所需的所有信息，或者该wd可以是指向应用已经建立了要完成的工作命令队列的存储器位置的指针。图4e图示了共享模型的一个示例性实施例的附加细节。这个实施例包括其中存储了处理元件列表499的管理程序实际地址空间498。管理程序实际地址空间498可经由管理程序496来访问，该管理程序将操作系统495的图形加速模块引擎虚拟化。共享编程模型允许来自系统中的全部分区或分区子集的全部进程或进程子集使用图形加速模块446。有两种编程模型，其中图形加速模块446由多个进程和分区共享：时间分片共享和图形直接共享。在这个模型中，系统管理程序496拥有图形加速模块446并且使其功能对所有操作系统495可用。为使图形加速模块446支持系统管理程序496的虚拟化，图形加速模块446可以遵守以下要求：1）应用作业请求必须是自主的（即，不需要维持作业之间的状态），或者图形加速模块446必须提供上下文保存和恢复机制。2）图形加速模块446保证在指定时间量内完成应用作业请求，包括任何转换错误，或者图形加速模块446提供抢占作业处理的能力。3）当以直接共享编程模型操作时，必须为图形加速模块446保证进程之间的公平性。在一个实施例中，对于共享模型，要求应用480以利用图形加速模块446类型、工作描述符（wd）、授权掩码寄存器（amr）值以及上下文保存/恢复区域指针（csrp）来进行操作系统495系统调用。图形加速模块446类型描述了系统调用的目标加速功能。图形加速模块446类型可以是系统特定的值。wd被特别针对图形加速模块446来格式化，并且可以采用以下形式：图形加速模块446命令、指向用户定义结构的有效地址指针、指向命令队列的有效地址指针，或用以描述要由图形加速模块446完成的工作的任何其他数据结构。在一个实施例中，amr值是用于当前进程的amr状态。传递给操作系统的值与设置amr的应用类似。如果加速器集成电路436和图形加速模块446的实现方式不支持用户授权掩码覆盖寄存器（uamor），则操作系统可以在管理程序调用中传递amr之前向amr值应用当前uamor值。在将amr置于处理元件483中之前，管理程序496可以可选地应用当前授权掩码覆盖寄存器（amor）值。在一个实施例中，csrp是包含应用地址空间482中供图形加速模块446保存和恢复上下文状态的区域的有效地址的寄存器445中的一个。如果不要求在作业之间保存状态或当作业被抢占时，该指针是可选的。该上下文保存/恢复区域可以是插接的系统存储器。在接收到系统调用时，操作系统495可以验证应用480已注册并被授权使用图形加速模块446。操作系统495然后利用表3中所示的信息来调用管理程序496。表3-操作系统对管理程序的调用参数1工作描述符（wd）2授权掩码寄存器（amr）值（可能已屏蔽）。3有效地址（ea）上下文保存/恢复区域指针（csrp）4进程id（pid）和可选的线程id（tid）5虚拟地址（va）加速器利用记录指针（aurp）6存储段表指针（sstp）的虚拟地址7逻辑中断服务号（lisn）在接收到管理程序调用时，管理程序496验证操作系统495已注册并被授权使用图形加速模块446。管理程序496然后将处理元件483针对对应图形加速模块446类型放入处理元件链接表中。处理元件可以包括表4中所示的信息。表4-处理元件信息1工作描述符（wd）2授权掩码寄存器（amr）值（可能已屏蔽）3有效地址（ea）上下文保存/恢复区域指针（csrp）4进程id（pid）和可选的线程id（tid）5虚拟地址（va）加速器利用记录指针（aurp）6存储段表指针（sstp）的虚拟地址7逻辑中断服务号（lisn）8中断向量表，从管理程序调用参数导出9状态寄存器（sr）值10逻辑分区id（lpid）11实际地址（ra）管理程序加速器利用记录指针12存储描述符寄存器（sdr）在一个实施例中，管理程序将寄存器445的多个加速器集成分片490初始化。如图4f图示的，本发明的一个示例性实施例采用可经由被用来访问物理处理器存储器401-402和gpu存储器420-423的公共虚拟存储器地址空间来寻址的统一存储器。在这个实现方式中，在gpu410-413上执行的操作利用相同的虚拟/有效存储器地址空间来访问处理器存储器401-402，反之亦然，由此简化可编程性。在一个实施例中，将虚拟/有效地址空间的第一部分分配给处理器存储器401，将第二部分分配给第二处理器存储器402，将第三部分分配给gpu存储器420，以此类推。整个虚拟/有效存储器空间（有时被称为有效地址空间）由此分布在处理器存储器401-402和gpu存储器420-423中的每一个上，从而允许任何处理器或gpu访问具有映射到该存储器的虚拟地址的任何物理存储器。在一个实施例中，mmu439a-439e中的一个或多个内的偏置/一致性管理电路494a-494e确保主机处理器（例如，405）与gpu410-413的高速缓存之间的高速缓存一致性，并且实现指示其中应当存储某些类型的数据的物理存储器的偏置技术。尽管在图4f中图示了偏置/一致性管理电路494a-494e的多个实例，但偏置/一致性电路也可以在一个或多个主机处理器405的mmu内和/或在加速器集成电路436内实现。一个实施例允许将gpu附接的存储器420-423映射为系统存储器的部分，并且使用共享虚拟存储器（svm）技术进行访问，但是不会遭受与全系统高速缓存一致性相关联的典型性能缺陷的影响。gpu附接的存储器420-423作为系统存储器来访问的能力不会造成繁重的高速缓存一致性开销，这为gpu卸载提供了有利的操作环境。这种布置允许主机处理器405软件设置操作数并访问计算结果，而不具有传统i/odma数据拷贝的开销。这些传统拷贝涉及驱动器调用、中断和存储器映射i/o（mmio）访问，这些访问相对于简单存储器访问来说都是低效的。同时，在不具有高速缓存一致性开销的情况下访问gpu附接存储器420-423的能力对于卸载计算的执行时间可能是关键的。例如，在具有大量流式写入存储器业务的情况下，高速缓存一致性开销可以显著降低由gpu410-413看到的有效写入带宽。操作数设置的效率、结果访问的效率以及gpu计算的效率都在确定gpu卸载的有效性方面发挥着重要作用。在一个实现方式中，gpu偏置与主机处理器偏置之间的选择由偏置跟踪器数据结构驱动。例如，可以使用偏置表，该偏置表可以是每个gpu附接存储器页包括1或2个位的页面粒度结构（即，以存储器页的粒度来控制）。偏置表可以在一个或多个gpu附接存储器420-423的被盗存储器范围内实现，在gpu410-413中具有或不具有偏置高速缓存（例如，以高速缓存频繁/最近使用的偏置表的项）。替换地，整个偏置表均可以保持在gpu内。在一个实现方式中，在实际访问gpu存储器之前访问与对gpu附接存储器420-423的每次访问相关联的偏置表项，从而导致以下操作。首先，将来自gpu410-413的在gpu偏置中发现其页面的本地请求直接转发到对应的gpu存储器420-423。将来自gpu的在主机偏置中发现其页面的本地请求转发给处理器405（例如，如上所讨论的通过高速链路）。在一个实施例中，来自处理器405的在主机处理器偏置中发现所请求的页面的请求完成了像正常存储器读取那样的请求。替换地，可以将针对gpu偏置页面的请求转发给gpu410-413。然后，如果gpu当前未使用该页面，则gpu可以将该页面转变到主机处理器偏置。页面的偏置状态可以通过基于软件的机制、基于硬件辅助软件的机制或者对于一组有限的情况基于仅硬件的机制来改变。一种用于改变偏置状态的机制采用api调用（例如opencl），该api调用进而调用gpu设备驱动器，该设备驱动器进而向gpu发送消息（或将命令描述符入队），从而引导该gpu改变偏置状态，并且对于某些转变，在主机中实行高速缓存转储清除操作。高速缓存转储清除操作是从主机处理器405偏置到gpu偏置的转变所必需的，而对于相反转变则不是必需的。在一个实施例中，通过暂时呈现主机处理器405不可高速缓存的gpu偏置页面来保持高速缓存一致性。为了访问这些页，处理器405可以向gpu410请求访问，该gpu410可能或可能不立即准予访问，这取决于实现方式。因此，为了减少处理器405与gpu410之间的通信，有利的是确保gpu偏置页面是gpu所需而不是主机处理器405所需的页面，反之亦然。图形处理流水线图5图示了根据示例性实施例的图形处理流水线500。在一个实施例中，图形处理器可以实现所图示的图形处理流水线500。该图形处理器可以被包括在如本文所述的并行处理子系统内，该并行处理子系统诸如是图2a的并行处理器200，在一个实施例中，该并行处理器200是图1的（一个或多个）并行处理器112的变体。如本文所述，各种并行处理系统可以经由并行处理单元（例如，图2a的并行处理单元202）的一个或多个实例来实现图形处理流水线500。例如，着色器单元（例如，图2c-2d的图形多处理器234）可以被配置成实行顶点处理单元504、曲面细分控制处理单元508、曲面细分评估处理单元512、几何处理单元516和片段/像素处理单元524中的一个或多个的功能。数据汇编器502、图元汇编器506、514、518、曲面细分单元510、栅格器522和栅格操作单元526的功能还可以由处理集群（例如，图2a的处理集群214）内的其他处理引擎和对应的分区单元（例如，图2a的分区单元220a-220n）实行。图形处理流水线500还可以使用用于一个或多个功能的专用处理单元来实现。在一个实施例中，图形处理流水线500的一个或多个部分可以由通用处理器（例如，cpu）内的并行处理逻辑来实行。在一个实施例中，图形处理流水线500的一个或多个部分可以经由存储器接口528访问片上存储器（例如，如图2a中的并行处理器存储器222），该存储器接口可以是图2a的存储器接口218的实例。在一个实施例中，数据汇编器502是收集表面和图元的顶点数据的处理单元。数据汇编器502然后向顶点处理单元504输出包括顶点属性的顶点数据。顶点处理单元504是可编程执行单元，该可编程执行单元执行顶点着色器程序，从而照明和变换如顶点着色器程序所指定的顶点数据。顶点处理单元504读取高速缓存、本地或系统存储器中存储的用于处理顶点数据的数据，并且可以被编程成将顶点数据从基于对象的坐标表示变换成世界空间坐标空间或归一化设备坐标空间。图元汇编器506的第一实例从顶点处理单元504接收顶点属性。图元汇编器506根据需要来读取所存储的顶点属性并构造图形图元以由曲面细分控制处理单元508进行处理。图形图元包括如各种图形处理应用编程接口（api）所支持的三角形、线段、点、补丁等等。曲面细分控制处理单元508将输入顶点视为几何补丁的控制点。这些控制点从来自补丁的输入表示（例如，补丁的基础）变换成适用于由曲面细分评估处理单元512进行表面评估的表示。曲面细分控制处理单元508还可以计算几何补丁的边缘的曲面细分因子。曲面细分因子适用于单个边缘，并量化与边缘相关联的视点相关细节水平。曲面细分单元510被配置成接收补丁的边缘的曲面细分因子并将补丁曲面细分为多个几何图元，诸如线、三角形或四边形图元，该多个几何图元被传输到曲面细分评估处理单元512。曲面细分评估处理单元512对细分的补丁的参数化坐标进行操作以生成与几何图元相关联的每个顶点的表面表示和顶点属性。图元汇编器514的第二实例从曲面细分评估处理单元512接收顶点属性，根据需要读取所存储的顶点属性，并构造图形图元以由几何处理单元516处理。几何处理单元516是可编程执行单元，该可编程执行单元执行几何着色器程序，以如由几何着色器程序所指定那样变换从图元汇编器514接收到的图形图元。在一个实施例中，几何处理单元516被编程为将图形图元细分为一个或多个新的图形图元并且计算用于将新的图形图元栅格化的参数。在一些实施例中，几何处理单元516可以在几何流中添加或删除元素。几何处理单元516向图元汇编器518输出指定新的图形图元的参数和顶点。图元汇编器518从几何处理单元516接收参数和顶点，并构建图形图元以由视口缩放、剔除和裁剪单元520进行处理。几何处理单元516读取并行处理器存储器或系统存储器中存储的数据以供在处理几何数据中使用。视口缩放、剔除和裁剪单元520实行裁剪、剔除和视口缩放，并且将经处理的图形图元输出至栅格器522。栅格器522可以实行深度剔除和其他基于深度的优化。栅格器522还对新图形图元实行扫描转换以生成片段并向片段/像素处理单元524输出这些片段和关联的覆盖数据。片段/像素处理单元524是被配置成执行片段着色器程序或像素着色器程序的可编程执行单元。片段/像素处理单元524变换从栅格器522接收到的片段或像素，如片段或像素着色器程序所指定的。例如，片段/像素处理单元524可以被编程成实行包括但不限于纹理映射、着色、混合、纹理校正和透视校正的操作，以产生输出到栅格操作单元526的着色片段或像素。片段/像素处理单元524可以读取并行处理器存储器或系统存储器中存储的数据，以供在处理片段数据时使用。片段或像素着色器程序可以被配置成依据针对处理单元进行配置的采样速率以样本、像素、图块或其他粒度进行着色。栅格操作单元526是实行包括但不限于模板印刷、z测试、混合等等的栅格操作的处理单元，并且作为经处理图形数据来输出像素数据，以存储在图形存储器（例如，如图2a中的并行处理器存储器222和/或如图1中的系统存储器104）中，以显示在一个或多个显示设备110上或者用于由一个或多个处理器102或（一个或多个）并行处理器112中的一个进行进一步处理。在一些实施例中，栅格操作单元526被配置成压缩被写入到存储器的z或颜色数据并解压缩从存储器读取的z或颜色数据。机器学习概述机器学习算法是可以基于一组数据进行学习的算法。机器学习算法的实施例可以被设计成对数据集内的高级抽象进行建模。例如，图像识别算法可以被用来确定给定输入属于若干种类别中的哪一种；回归算法可以在给定输入的情况下输出数值；并且模式识别算法可以被用来生成翻译文本或实行文本至语音和/或语音识别。一个示例性类型的机器学习算法是神经网络。存在许多类型的神经网络；一种简单类型的神经网络是前馈网络。可将前馈网络实现为无环图，其中节点布置在层中。通常，前馈网络拓扑包括输入层和输出层，该输入层和输出层通过至少一个隐藏层而分离。隐藏层将由输入层接收到的输入变换成对在输出层中生成输出有用的表示。网络节点经由边缘全连接至相邻层中的节点，但每个层内的节点之间不存在边缘。在前馈网络的输入层的节点处接收的数据经由激活函数被传播（即，“前馈”）至输出层的节点，该激活函数基于系数（“权重”）来计算网络中的每个连续层的节点的状态，该系数分别与连接所述层的边缘中的每一个相关联。取决于由执行的算法所表示的特定模型，来自神经网络算法的输出可以采用各种形式。在可以使用机器学习算法对具体问题进行建模之前，使用训练数据集来训练该算法。训练神经网络涉及：选择网络拓扑；使用表示被网络建模的问题的一组训练数据；以及调整权重，直到网络模型针对训练数据集的所有实例表现具有最小误差。例如，在用于神经网络的监督学习训练过程期间，将由网络响应于表示训练数据集中的实例的输入所产生的输出与该实例的“正确”的已标记的输出相比较；计算表示输出与已标记输出之间的差异的误差信号；以及当将误差信号向后传播穿过网络的层时，调节与该连接相关联的权重以使误差最小化。当根据训练数据集的实例所生成的每一个输出的误差被最小化时，网络被认为是“已经过训练”。机器学习算法的准确度可能受用于训练该算法的数据集的质量影响很大。训练过程可以是计算密集型的，并且在常规通用处理器上可能需要大量的时间。因此，使用并行处理硬件来训练许多类型的机器学习算法。这对于优化神经网络的训练是特别有用的，因为在调节神经网络中的系数时执行的计算本身自然地适于并行实现方式。具体地，许多机器学习算法和软件应用已被适配成在通用图形处理设备内使用并行处理硬件。图6是机器学习软件栈600的广义图。机器学习应用602可以被配置成使用训练数据集来训练神经网络，或被配置成使用经训练的深度神经网络来实现机器智能。机器学习应用602可以包括可以被用来在部署之前训练神经网络的专门软件和/或神经网络的训练和推断功能。机器学习应用602可以实现任何类型的机器智能，包括但不限于图像识别、映射和定位、自主导航、语音合成、医学成像或语言翻译。可以经由机器学习框架604使得能够实现针对机器学习应用602的硬件加速。机器学习框架604可以提供机器学习图元库。机器学习图元是机器学习算法通常实行的基本操作。在没有机器学习框架604的情况下，将要求机器学习算法的开发者创建和优化与机器学习算法相关联的主要计算逻辑，然后在开发出新的并行处理器时重新优化该计算逻辑。代替地，机器学习应用可以被配置成使用由机器学习框架604提供的图元来实行必要的计算。示例性图元包括张量卷积、激活函数以及池化，它们是在训练卷积神经网络（cnn）时实行的计算操作。机器学习框架604还可以提供图元来实现由许多机器学习算法实行的基本线性代数子程序，诸如矩阵和向量运算。机器学习框架604可以处理从机器学习应用602接收到的输入数据，并且生成至计算框架606的适当输入。计算框架606可以使提供给gpgpu驱动器608的基本指令抽象化，以使得机器学习框架604能够经由gpgpu硬件610来利用硬件加速而不要求机器学习框架604非常熟悉gpgpu硬件610的架构。附加地，计算框架606可以使得能够实现跨多种类型和各代gpgpu硬件610的针对机器学习框架604的硬件加速。gpgpu机器学习加速图7图示了根据示例性实施例的高度并行通用图形处理单元700。在一个实施例中，通用处理单元（gpgpu）700可以被配置成在处理与训练深度神经网络相关联的这种类型的计算工作负荷中特别高效。附加地，gpgpu700可以直接链接至gpgpu的其他实例以创建多gpu集群，从而改进特别深的神经网络的训练速度。gpgpu700包括：用以使得能够实现与主机处理器的连接的主机接口702。在一个实施例中，主机接口702是pciexpress接口。然而，主机接口还可以是供应方特定的通信接口或通信结构。gpgpu700从主机处理器接收命令，并使用全局调度器704将与那些命令相关联的执行线程分发给一组计算集群706a-h。计算集群706a-h共享高速缓冲存储器708。高速缓冲存储器708可以充当计算集群706a-h内的高速缓冲存储器的更高级高速缓存。gpgpu700包括经由一组存储器控制器712a-b与计算集群706a-h耦合的存储器714a-b。在各种实施例中，存储器714a-b可以包括各种类型的存储器设备，包括动态随机存取存储器（dram）或图形动态随机存取存储器，诸如同步图形动态随机存取存储器（sgram），包括图形双数据速率（gddr）存储器。在一个实施例中，存储器单元224a-n还可以包括3d堆叠式存储器，包括但不限于高带宽存储器（hbm）。在一个实施例中，每个计算集群706a-h包括一组图形多处理器，诸如图4a的图形多处理器400。计算集群的图形多处理器包括多个类型的整数和浮点逻辑单元，该单元可以在一系列精度（包括适合于机器学习计算的精度）下实行计算操作。例如，以及在一个实施例中，计算集群706a-h中的每一个中的浮点单元的至少一个子集可以被配置成实行16位或32位浮点运算，而浮点单元的不同子集可以被配置成实行64位浮点运算。gpgpu700的多个实例可以被配置成作为计算集群进行操作。由计算集群用于同步和数据交换的通信机制跨实施例而变化。在一个实施例中，gpgpu700的多个实例通过主机接口702来通信。在一个实施例中，gpgpu700包括使gpgpu700与gpu链路710耦合的i/o中枢708，该gpu链路使得能够实现至gpgpu的其他实例的直接连接。在一个实施例中，gpu链路910耦合至专用gpu至gpu桥，该gpu至gpu桥使得能够实现gpgpu700的多个实例之间的通信和同步。在一个实施例中，gpu链路710与高速互连件耦合，以将数据传输和接收于其他gpgpu或并行处理器。在一个实施例中，gpgpu700的多个实例位于单独的数据处理系统中并且经由网络设备来通信，该网络设备可经由主机接口702来访问。在一个实施例中，除主机接口702之外或作为主机接口702的替换方式，gpu链路710可以被配置成使得能够实现至主机处理器的连接。虽然gpgpu700的图示配置可以被配置成训练神经网络，但是一个实施例提供了gpgpu700的替代配置，其可以被配置成用于部署在高性能或低功率推断平台内。在推断配置中，gpgpu700包括相对于训练配置更少的计算集群706a-h。附加地，与存储器714a-b相关联的存储器技术可以在推断和训练配置之间有所不同。在一个实施例中，gpgpu700的推断配置可以支持推断特定的指令。例如，推断配置可以提供对一个或多个8位整数点积指令的支持，该指令通常被用在针对已部署的神经网络的推断操作期间。图8图示了根据示例性实施例的多gpu计算系统800。多gpu计算系统800可以包括处理器802，该处理器经由主机接口开关804耦合至多个gpgpu806a-d。在一个实施例中，主机接口开关804是pciexpress开关设备，其将处理器802耦合至pciexpress总线，处理器802可以通过该总线与一组gpgpu806a-d通信。多个gpgpus806a-d中的每一个可以是图7的gpgpu700的实例。gpgpu806a-d可以经由一组高速点对点gpu至gpu链路816互连。高速gpu至gpu链路可以经由专用gpu链路（诸如如图7中的gpu链路710）连接至gpgpu806a-d中的每一个。p2pgpu链路1016使得能够实现gpgpu806a-d中的每一个之间的直接通信，而不要求通过处理器802连接至的主机接口总线的通信。在gpu至gpu业务涉及p2pgpu链路的情况下，主机接口总线仍然可用于系统存储器访问，或例如经由一个或多个网络设备与多gpu计算系统800的其他实例进行通信。虽然在图示的实施例中，gpgpu806a-d经由主机接口开关804连接至处理器802，但是在一个实施例中，处理器802包括对p2pgpu链路1016的直接支持，并且可以直接连接至gpgpu806a-d。机器学习神经网络实现方式由本文所述的实施例提供的计算架构可以被配置成实行特别适合于训练和部署用于机器学习的神经网络的类型的并行处理。可以将神经网络概括为具有图表关系的功能的网络。如本领域中公知的，存在机器学习中所使用的多种类型的神经网络实现方式。一个示例性类型的神经网络是如先前描述的前馈网络。第二个示例性类型的神经网络是卷积神经网络（cnn）。cnn是用于处理具有已知的网格状拓扑的数据（诸如图像数据）的专门前馈神经网络。因此，cnn通常用于计算视觉和图像识别应用，但是它们也可以被用于其他类型的模式识别，诸如语音和语言处理。cnn输入层中的节点被组织成一组“滤波器”（由视网膜中发现的感受域激发的特征检测器），并且每一组滤波器的输出被传播至网络的连续层中的节点。用于cnn的计算包括将卷积数学运算应用于每个滤波器以产生该滤波器的输出。卷积是由两个函数实行以产生第三函数的专门种类的数学运算，该第三函数是两个原始函数之一的修改版本。在卷积网络术语中，对卷积的第一函数可以被称为输入，而第二函数可以被称为卷积内核。输出可被称为特征映射。例如，至卷积层的输入可以是多维数据阵列，其定义输入图像的各种颜色分量。卷积内核可以是多维参数阵列，其中通过针对神经网络的训练过程来适配该参数。递归神经网络（rnn）是一类前馈神经网络，其包括层之间的反馈连接。rnn使得能够通过跨神经网络的不同部分共享参数数据来实现对序列数据的建模。rnn的架构包括循环。这些循环表示变量的当前值在未来的时间对其自身值的影响，因为来自rnn的输出数据的至少一部分被用作用于处理序列中的后续输入的反馈。由于语言数据可以被组成的可变本质，该特征使rnn对语言处理特别有用。下面描述的图呈现了示例性前馈、cnn和rnn网络，以及描述了用于分别训练和部署那些类型的网络中的每一种的一般过程。将理解，这些描述就本文描述的任何特定实施例而论是示例性且非限制性的，并且一般而言可以通常将所图示的概念应用于深度神经网络和机器学习技术。上面描述的示例性神经网络可以被用来实行深度学习。深度学习是使用深度神经网络进行的机器学习。与仅包括单个隐藏层的浅层神经网络相反，深度学习中使用的深度神经网络是由多个隐藏层组成的人工神经网络。训练更深的神经网络一般是更加计算密集型的。然而，网络的附加隐藏层使得能够实现多步模式识别，该多步模式识别相对于浅层机器学习技术导致减少的输出误差。深度学习中使用的深度神经网络通常包括前端网络以实行耦合至表示数学模型的后端网络的特征识别，该数学模型可以基于提供给该模型的特征表示来实行操作（例如，对象分类、语音识别等）。深度学习使得能够实行机器学习，而不要求针对模型实行手工特征工程。代替地，深度神经网络可以基于输入数据内的统计结构或相关性来学习特征。所学习的特征可以提供给数学模型，该数学模型可以将所检测的特征映射成输出。由网络使用的数学模型一般专门用于待实行的特定任务，并且不同的模型将被用来实行不同的任务。一旦将神经网络结构化，就可以将学习模型应用于网络以将网络训练成实行特定任务。学习模型描述如何在模型内调节权重以减少网络的输出误差。误差的反向传播是一种用于训练神经网络的常用方法。向网络呈现输入向量以供处理。使用损失函数将网络的输出与期望的输出相比较，并且为输出层中的每一个神经元计算误差值。然后，向后传播这些误差值，直到每个神经元具有粗略地表示其对原始输出的贡献的关联误差值。网络然后可以使用诸如随机梯度下降算法之类的算法从那些误差中学习，以更新神经网络的权重。图9a-b图示了示例性卷积神经网络。图9a图示了cnn内的各种层。如图9a中所示，用于对图像处理进行建模的示例性cnn可以接收输入902，该输入902描述输入图像的红、绿和蓝（rgb）分量。输入902可以由多个卷积层（例如，卷积层904、卷积层906）处理。来自多个卷积层的输出可以可选地由一组全连接层908处理。全连接层中的神经元具有至前一层中的所有激活的全连接，如先前针对前馈网络所描述的。来自全连接层908的输出可以被用来从网络中生成输出结果。可以使用矩阵乘法而非卷积来计算全连接层908内的激活。并非所有的cnn实现方式都使用全连接层906。例如，在一些实现方式中，卷积层906可以生成cnn的输出。卷积层被稀疏地连接，这不同于全连接层908中发现的传统神经网络配置。传统神经网络层被全连接，使得每个输出单元与每个输入单元相互作用。然而，卷积层被稀疏地连接，这是因为域（field）的卷积的输出（而非域中的每一个节点的相应状态值）被输入至后续层的节点，如图示的。与卷积层相关联的内核实行卷积运算，卷积运算的输出被发送至下一个层。在卷积层内实行的降维是使得cnn能够进行缩放以处理大图像的一个方面。图9b图示了在cnn的卷积层内的示例性计算阶段。可以在卷积层914的三个阶段中处理至cnn的卷积层的输入912。这三个阶段可以包括卷积阶段916、检测器阶段918和池化阶段920。卷积层914然后可以将数据输出至连续的卷积层。网络的最后一个卷积层可以生成输出特征图数据或提供至全连接层的输入，例如以生成用于至cnn的输入的分类值。在卷积阶段916中，卷积层914可以并行实行若干个卷积，以产生一组线性激活。卷积阶段916可以包括仿射变换，该仿射变换是可以被指定为线性变换加平移的任何变换。仿射变换包括旋转、平移、缩放和这些变换的组合。卷积阶段计算连接至输入中的特定区域的函数的输出（例如，神经元），该特定区域可以被确定为与神经元相关联的局部区域。神经元计算神经元的权重与局部输入（神经元连接至该局部输入）中的区域之间的点积。来自卷积阶段916的输出定义由卷积层914的连续阶段处理的一组线性激活。线性激活可以由检测器阶段918处理。在检测器阶段918中，每个线性激活由非线性激活函数处理。非线性激活函数增加整体网络的非线性性质，而不影响卷积层的感受域。可以使用若干类型的非线性激活函数。一个特定类型是修正线性单元（relu），其使用被定义为f(x)=max(0,x)的激活函数，使得激活在零处被阈值化。池化阶段920使用池化函数，该池化函数用附近输出的概括统计数值来代替卷积层906的输出。池化函数可以被用来将平移不变性引入到神经网络中，使得对输入的小平移不改变池化输出。局部平移的不变性在输入数据中的特征的存在比该特征的精确位置更加重要的场景中可以是有用的。可以在池化阶段920期间使用各种类型的池化函数，包括最大池化、平均池化和l2范数池化。附加地，一些cnn实现方式不包括池化阶段。代替地，这样的实现方式代替附加的卷积阶段，该附加的卷积阶段相对于先前的卷积阶段具有增加的步幅。然后，来自卷积层914的输出可以由下一个层922处理。下一个层922可以是附加的卷积层或是全连接层908中的一个。例如，图9a的第一卷积层904可以输出至第二卷积层906，而第二卷积层可以输出至全连接层908中的第一层。图10图示了示例性递归神经网络1000。在递归神经网络（rnn）中，网络的先前状态影响网络的当前状态的输出。可以使用各种各样的函数以各种各样的方式来构建rnn。rnn的使用一般围绕着使用数学模型以基于先前的输入序列来预测未来。例如，rnn可以被用来实行统计语言建模以在给定先前的字序列的情况下预测即将到来的字。可以将所图示的rnn1000描述为具有以下各项：输入层1002，其接收输入向量；隐藏层1004，用于实现递归函数；反馈机构1005，用于使得能够实现先前状态的‘存储器’；以及输出层1006，用于输出结果。rnn1000基于时间步长进行操作。经由反馈机构1005基于先前的时间步长来影响rnn在给定的时间步长的状态。针对给定的时间步长，由先前状态和在当前时间步长处的输入来定义隐藏层1004的状态。在第一时间步长处的初始输入(x1)可以由隐藏层1004处理。第二输入(x2)可以由隐藏层1004使用在处理初始输入(x1)期间所确定的状态信息来处理。可以将给定状态计算为，其中和是参数矩阵。函数f一般为非线性，诸如双曲正切函数（tanh）或修正函数f(x)=max(0,x)的变体。然而，隐藏层1004中使用的特定数学函数可以取决于rnn1000的特定实现方式细节而变化。除所描述的基本cnn和rnn网络之外，还可以使得能够实现那些网络的变化。一个示例rnn变体是长短期记忆（lstm）rnn。lstmrnn能够学习对于处理较长的语言序列来说可能有必要的长期依赖性。cnn的变体是卷积深度置信网络，其具有类似于cnn的结构并且以类似于深度置信网络的方式受训练。深度置信网络（dbn）是由随机性（随机）变量的多个层组成的生成式神经网络。可以使用贪婪式无监督学习来逐层训练dbn。然后，dbn的学习权重可以用于通过确定用于神经网络的一组最佳初始权重来提供预训练神经网络。图11图示了深度神经网络的示例性训练和部署。一旦已针对任务将给定的网络结构化，就使用训练数据集1102来训练神经网络。已开发出各种训练框架1104以用于实现对训练过程的硬件加速。例如，图6的机器学习框架604可以被配置为训练框架604。训练框架604可以与未训练的神经网络1106挂钩，并且使得能够使用本文描述的并行处理资源来训练未训练的神经网络以生成已训练的神经网络1108。为了开始训练过程，可以随机地或通过使用深度置信网络进行预训练来选取初始权重。然后，可以以监督或无监督的方式来实行训练循环。监督式学习是一种学习方法，其中将训练作为仲裁操作来实行，诸如当训练数据集1102包括输入（其与该输入的期望输出成对）时，或在训练数据集包括具有已知的输出的输入并且神经网络的输出被手动地分级的情况下。网络处理输入，并且将所得输出针对一组预期或期望的输出相比较。然后，通过系统来反向传播误差。训练框架1104可以进行调节，以调节控制未训练的神经网络1106的权重。训练框架1104可以提供工具来监视未训练的神经网络1106在多大程度上收敛于适合基于已知的输入数据生成正确的答案的模型。当调节网络的权重以改善由神经网络生成的输出时，训练过程反复地发生。训练过程可以继续，直到神经网络达到与已训练的神经网络1108相关联的统计上期望的准确度。然后，可以部署已训练的神经网络1108以实现任何数量的机器学习操作。无监督式学习是一种学习方法，其中网络试图使用未标记数据来训练其本身。因此，针对无监督式学习，训练数据集1102将包括输入数据而不具有任何关联的输出数据。未训练的神经网络1106可以学习未标记的输入内的分组，并且可以确定个体输入如何与整体数据集相关。无监督式训练可以用于生成自组织映射，该自组织映射是一种类型的已训练神经网络1107，其能够实行在降低数据维度中有用的操作。无监督式训练还可以被用来实行异常检测，该异常检测允许识别输入数据集中偏离正常数据模式的数据点。还可以采用监督式和无监督式训练的变化。半监督式学习是一种技术，其中训练数据集1102包括相同分布的已标记数据和未标记数据的混合。增量学习是监督式学习的变体，其中连续地使用输入数据以进一步训练模型。增量学习使得已训练的神经网络1108能够适配于新数据1112，而不忘记在初始训练期间根植在网络内的知识。不管是监督式还是无监督式，用于特别深的神经网络的训练过程对于单个计算节点而言可能是过于计算密集的。可以使用计算节点的分布式网络而非使用单个计算节点来加速训练过程。图12是图示了分布式学习的框图。分布式学习是一种训练模型，其使用多个分布式计算节点来实行神经网络的监督式或无监督式训练。分布式计算节点可以均包括一个或多个主机处理器以及通用处理节点中的一个或多个，诸如如图7中的高度并行的通用图形处理单元700。如图示的，分布式学习可以实行模型并行化1202、数据并行化1204或模型和数据并行化1204的组合。在模型并行化1202中，分布式系统中的不同计算节点可以针对单个网络的不同部分实行训练计算。例如，可以由分布式系统的不同处理节点来训练神经网络的每个层。模型并行化的益处包括缩放至特别大的模型的能力。分裂与神经网络的不同层相关联的计算使得能够训练非常大的神经网络，其中所有层的权重将不纳入单个计算节点的存储器中。在一些实例中，模型并行化在实行大型神经网络的无监督式训练中可以是特别有用的。在数据并行化1204中，分布式网络的不同节点具有模型的完整实例，并且每个节点接收数据的不同部分。然后，组合来自不同节点的结果。虽然用于数据并行化的不同方法是有可能的，但是数据并行训练方法都需要一种组合结果并使每个节点之间的模型参数同步的技术。用以组合数据的示例性方法包括参数求平均和基于更新的数据并行化。参数求平均在训练数据的子集上训练每个节点，并且将全局参数（例如，权重、偏置）设定成来自每个节点的参数的平均值。参数求平均使用维持参数数据的中心参数服务器。基于更新的数据并行化类似于参数求平均，除了以下情况之外：传递对模型的更新而非将来自节点的参数传递到参数服务器。附加地，可以以分散的方式实行基于更新的数据并行化，其中更新被压缩并且在节点之间传递。例如，可以在其中每个计算节点包括多个gpu的分布式系统中实现经组合的模型和数据并行化1206。每个节点可以具有模型的完整实例，其中每个节点内的单独gpu被用来训练模型的不同部分。分布式训练相对于单个机器上的训练具有增加的开销。然而，本文描述的并行处理器和gpgpu可以均实现各种技术以减少分布式训练的开销，包括用以使得能够实现高带宽gpu至gpu数据传递和加速的远程数据同步的技术。示例性机器学习应用可以应用机器学习来解决各种各样的技术问题，包括但不限于计算机视觉、自主驾驶和导航、语音识别以及语言处理。计算机视觉传统上已是机器学习应用的最活跃研究领域之一。计算机视觉的应用范围为从重现人类视觉能力（诸如，识别人脸）到创建新类别的视觉能力。例如，计算机视觉应用可以被配置成从视频中可见的物体中所诱导的振动来识别声波。并行处理器加速的机器学习使得能够使用明显大于先前可行的训练数据集的训练数据集来训练计算机视觉应用，并且使得能够使用低功率并行处理器来部署推断系统。并行处理器加速的机器学习具有自主驾驶应用，包括车道和道路标志识别、障碍回避、导航和驾驶控制。加速的机器学习技术可以被用来基于数据集来训练驱动模型，该数据集定义对特定训练输入的适当响应。本文描述的并行处理器可以使得能够快速训练用于自主驾驶解决方案的日益复杂的神经网络，并且使得能够将低功率推断处理器部署在适合于集成到自主车辆中的移动平台中。并行处理器加速的深度神经网络已实现自动语音识别（asr）的机器学习方法。asr包括创建在给定输入声序列的情况下计算最可能的语言序列的函数。使用深度神经网络的加速的机器学习已实现代替先前用于asr的隐马尔可夫模型（hmm）和高斯混合模型（gmm）。并行处理器加速的机器学习还可以被用来加速自然语言处理。自动学习程序可以使用统计推断算法以产生对于错误的或不熟悉的输入而言鲁棒的模型。示例性自然语言处理器应用包括人类语言之间的自动机器翻译。可以将用于机器学习的并行处理平台划分为训练平台和部署平台。训练平台通常高度并行，并且包括优化以加速多gpu单节点训练和多节点多gpu训练。适合于训练的示例性并行处理器包括图7的高度并行的通用图形处理单元700和图8的多gpu计算系统800。相反，部署的机器学习平台通常包括适合于在诸如相机、自主机器人和自主车辆之类的产品中使用的低功率并行处理器。图13图示了适合于使用训练模型来实行推断的示例性推断片上系统（soc）1300。soc1300可以对处理部件进行集成，该处理部件包括媒体处理器1302、视觉处理器1304、gpgpu1306和多核处理器1308。soc1300可以附加地包括片上存储器1305，该片上存储器1705可以实现可由处理部件中的每一个访问的共享片上数据池。可以针对低功率操作来优化处理部件，以使得能够部署至各种各样的机器学习平台（包括自主车辆和自主机器人）。例如，可以将soc1300的一个实现方式用作用于自主车辆的主控制系统的一部分。在soc1300被配置成用于自主车辆中的情况下，soc被设计和配置成用于符合部署管辖权的相关功能安全标准。在操作期间，媒体处理器1302和视觉处理器1304可以一致地工作以加速计算机视觉操作。媒体处理器1302可以使得能够实现对多个高分辨率（例如，4k、8k）视频流进行低等待时间解码。可以将已解码的视频流写入到片上存储器1305中的缓冲器。然后，视觉处理器1304可以解析已解码的视频，并且对已解码视频的帧执行初步处理操作以准备使用已训练的图像识别模型来处理帧。例如，视觉处理器1304可以加速被用来对高分辨率视频数据实行图像识别的用于cnn的卷积运算，而后端模型计算由gpgpu1306实行。多核处理器1308可以包括控制逻辑，以有助于由媒体处理器1302和视觉处理器1304实行的共享存储器操作以及数据传递的排序和同步。多核处理器1308还可以充当应用处理器，以执行可以使用gpgpu1306的推断计算能力的软件应用。例如，可以以在多核处理器1308上执行的软件来实现导航和驾驶逻辑的至少一部分。这样的软件可以直接向gpgpu1306发布计算工作负荷，或可以将计算工作负荷发布给多核处理器1308，该多核处理器可以将那些操作的至少一部分卸载到gpgpu1306。gpgpu1306可以包括计算集群，诸如高度并行的通用图形处理单元700内的计算集群706a-706h的低功率配置。gpgpu1306内的计算集群可以支持被具体地优化以对已训练的神经网络实行推断计算的指令。例如，gpgpu1306可以支持用以实行低精度计算（诸如8位和4位整数向量运算）的指令。改进的dnn的训练和学习系统图14是具有基于训练数据1402的改进的训练和学习系统1404的深度神经网络系统（dnn）1400的示例性框图。训练数据1402可以包括任何数量的样本，包括图像的样本或相关数据和信息。在一些实施例中，改进的训练和学习系统系统1404可以包括图1-8和19-32中公开和描述的系统和处理器，或者可以由或利用它们来实现。在其他实施例中，训练和学习系统系统1404可以使用如图6和7中所述的硬件加速来实现。训练数据1402可以包括采用任何数量的格式的图像样本，该格式包括具有r、g和b通道值的红绿蓝（rgb）格式。其他示例包括具有亮度、颜色和色度通道值的颜色空间像素（yuv）中的图像样本。在示例性实施例中，改进的训练和学习系统1404实现了根据关于图15和图16a-16b的描述的训练和学习技术，其中使用极端学习来训练dnn，并且仅更新极端层的参数而固定其他层的参数。对于这些示例性实施例，仅需要为dnn学习一小部分参数，其中训练可以快速收敛并且减轻过度拟合问题。这样，通过使用本文中公开的极端学习技术，使用较少的训练数据可以更有效且更快地训练dnn。在其他示例性实施例中，改进的训练和学习系统1404实现了根据关于图17和18a-18b的描述的训练和学习技术，其中高斯过程回归被用来通过测量样本之间的不同对的输入和标签的相似性来估计样本。以这种方式，dnn需要较少训练数据，并且该较少训练数据改进了泛化能力。使用高斯过程回归的这些示例性技术还可以增强图像处理和检测应用。（深度极端学习训练）图15a图示了具有输入层1502、两个极端层（极端学习层1503-1和极端学习层1503-2）以及输出层1504的示例性dnn1500。在一个实施例中，dnn1500是用于分类或回归的前馈神经网络。输入层1502可以经由每个节点处的一系列权重或系数将输入传递到极端学习层1503-1和1503-2。来自输入层1502处的节点的值可以提供样本输入图像的特征图。极端学习层1503-1和1503-2进一步处理这些值，从而根据模型提供特征呈现。极端学习层1503-1和1503-2中的每个节点与后续层中的每个节点具有1×1对应关系或互连。输出层1504从极端学习层1503-1和1503-2接收特征呈现，其可以使用该信息来提供对象或图像分类、标记或预测。图15b图示了另一示例性dnn1550，其可以是用于极端学习的重新配置的dnn1500。在该示例中，dnn1550包括多个层1（1552）至层5（1510）。在一个实施例中，每个l+1层是极端层，其中l是整数并且从层1开始，该层1可以是输入层，并且最后一层可以是输出层。例如，以l=层1开始，l+1层（例如，层2（1554）和4（1558））是极端层，它们对于后续层中的每个节点具有1×1节点间连接（或张量）。在此示例中，对于极端学习，可以将层1连接和权重（或参数）随机生成至层2，并且并不更新其参数而是保持固定。l+1层（例如，层2和4等等）的权重或参数可以在单个步骤中学习，并且可以更新其参数以用于极端学习。在该示例性实施例中，层5（1510）是dnn1550的最后一层或输出层。示例性dnn1550将被用来解释图16a和16b中所示的过程和操作，以根据本文中公开的极端学习技术来训练dnn中的层。例如，对于具有大量层的深dnn，仅需要训练一半的层，由此减少了更新所需的参数数量。图16a图示了参考图15b中所示的示例性dnn1550来训练dnn中的层的示例性过程1600。在该示例性实施例中，l层的权重发生器1604从配置发生器1608接收配置信息。在一个实施例中，配置发生器1608向l层1604的权重发生器提供配置信息和参数。在该示例中，l层1604的权重发生器基于来自配置发生器1608的配置信息和参数，为l层（例如，层1、3、5等等）的节点应用固定权重。l+1层的训练器1606可以使用来自训练数据1602的样本来更新l+1层（例如，层2、4、6等等）的节点的配置信息和参数（例如，权重）。图16b图示了参考图15b中所示的dnn1550来训练dnn中的层的操作的示例性流程图1650。在操作1652处，为给定层（l）随机生成张量。张量可以表示节点间连接以及与节点连接相关联的给定参数或权重。参考图15b，层11552的节点具有张量（或具有相关数据或向量的节点连接）随机生成至层2（极端层）中的节点。为l层（例如，层31556）中的每一层提供随机生成的张量，从而将节点连接至l+1层（例如，层41558）。在操作1654处，将层l+1（例如，层21554和层41558）指定为极端学习层。对于这些层，l+1层的每个节点与后续l层的每个节点具有一对一节点间连接（或张量）。例如，层21554的每个节点具有与层31556的每个节点的一对一连接，并且对于层41558的节点至层51510的节点也是相同的。在操作1656处，固定针对每个l层的参数（例如，权重），并且更新针对每个l+1层的参数（例如，权重）。例如，参考图16a，用于l层1604的权重发生器可以固定与将l层的节点连接至l+1层的节点的张量相关的参数（例如，权重）。并且用于l+1层1606的训练器使用样本形成训练数据1602来更新与将l+1层的节点连接至后续l层的节点的张量相关的参数（例如，权重）。以这种方式，需要用于更少层的训练数据，并且需要更新与极端学习l+1层（例如，层21554和层41558）相关的较少参数。（深高斯过程回归）图17图示了示例性dnn1700，诸如具有输入层1702、两个隐藏层h2（隐藏层1704-2）和h1（隐藏层1704-1）和h2）以及输出层1706的深度卷积神经网络（cnn）。输入层1702接收输入y。样本可以由dnn1700处理，从而向输入层1702提供输入y。在一个示例中，y可以是z的已知属性（其可以是或可以表示观察）。在该示例中，高斯回归瞄准x（例如，人的年龄）和z（例如，人的肖像）。使用高斯过程回归，可以通过根据公式（1）测量不同对的输入之间的相似性，在输入xn+1处估计n+1样本：(1)其中k（向量）和（矩阵）是所计算的张量，并且xn是随机变量。图18a图示了用于图17中所示的示例性dnn1700的深度卷积高斯过程回归器1810的示例性实现方式1800。在该示例中，深度卷积高斯过程回归可以被用于dnn1700，以通过确定不仅是不同对的输入之间的相似性，而且还确定在样本之间的输出层处的标签之间的相似性来以独特方式估计样本。“x”可以表示用于在输出层1706处观察样本图像n的标签。例如，可以通过根据公式（2）测量不同对的输入和不同对的标签之间的相似性来估计n+1样本：(2)其中，函数表示生成卷积神经网络（cnn）的前向传播，并且表示在高斯过程回归方法中使用的简单内核函数。在实行该估计时，参考图18a的示例性实施例，计算器1803可以接收训练数据1802并且计算或生成矩阵c1804和向量k1806的值。在一些实施例中，训练器1808接收训练数据1802，并且可以对计算器1803和矩阵c1804以及向量k1806做出调节。在该示例中，深度卷积高斯过程回归器（x和l）1810从计算器1803接收c1804和k1806的计算值，并且通过根据公式（2）测量不同对的输入和标签之间的相似性来估计n+1样本。以这种方式，可以通过利用样品的标签来利用cnn的生成性质。图18b是根据图17中所示的示例性dnn1700，使用深度卷积高斯过程回归器来估计样本的不同输入对和标签之间的相似性的操作1850的示例性流程图。在操作1852处，为dnn1700确定输入层1702的输入（y）和输出层1706的标记（x）。输入可以是来自训练数据1802的样本图像。标签由在输入层1702、隐藏层（h1和h2）1704-1和1704-2以及输出层1706的每个节点处计算的配置和权重来确定。在操作1854处，使用了使用深度卷积高斯过程回归器1810的n+1样本的不同对的输入和标签之间的相似性。深度卷积高斯过程回归器1810可以根据由计算器1803计算的矩阵c1804和向量k1806的计算值以及根据公式（2）的样本的随机变量xn来测量该相似性。图形系统概述图19是根据示例性实施例的处理系统1900的框图。在各种实施例中，系统1900包括一个或多个处理器1902以及一个或多个图形处理器1908，并且可以是单处理器台式系统、多处理器工作站系统，或具有大量处理器1902或处理器核107的服务器系统。在一个实施例中，系统1900是被并入到用于在移动设备、手持式设备或嵌入式设备中使用的片上系统（soc）集成电路内的处理平台。系统1900的实施例可以包括下述各项或被并入到下述各项中：基于服务器的游戏平台；游戏控制台，包括游戏和媒体控制台、移动游戏控制台、手持式游戏控制台，或在线游戏控制台。在一些实施例中，系统1900是移动电话、智能电话、平板计算设备或移动互联网设备。数据处理系统1900还可以包括可穿戴设备（诸如智能手表可穿戴设备、智能眼镜设备、增强现实设备，或虚拟现实设备）、与该可穿戴设备耦合、或者集成在该可穿戴设备中。在一些实施例中，数据处理系统1900是电视或机顶盒设备，该电视或机顶盒设备具有一个或多个处理器1902以及由一个或多个图形处理器1908生成的图形界面。在一些实施例中，一个或多个处理器1902均包括用以处理指令的一个或多个处理器核1907，该指令在被执行时实行用于系统和用户软件的操作。在一些实施例中，一个或多个处理器核1907中的每一个处理器核被配置成处理具体的指令集1909。在一些实施例中，指令集1909可以便于复杂指令集计算（cisc）、精简指令集计算（risc），或经由甚长指令字（vliw）进行的计算。多个处理器核1907可以均处理不同的指令集1909，该指令集可以包括用以便于对其他指令集进行仿真的指令。处理器核1907还可以包括其他处理设备，诸如数字信号处理器（dsp）。在一些实施例中，处理器1902包括高速缓冲存储器1904。取决于架构，处理器1902可以具有单个内部高速缓存或多级内部高速缓存。在一些实施例中，在处理器1902的各种部件当中共享高速缓冲存储器。在一些实施例中，处理器1902还使用外部高速缓存（例如，3级（l3）高速缓存或末级高速缓存（llc））（未示出），可以使用已知的高速缓存一致性技术来在处理器核1907当中共享该外部高速缓存。附加地，寄存器堆1906被包括在处理器1902中，该处理器1902可以包括用于存储不同类型的数据的不同类型的寄存器（例如，整数寄存器、浮点寄存器、状态寄存器以及指令指针寄存器）。一些寄存器可以是通用寄存器，而其他寄存器可以特定于处理器1902的设计。在一些实施例中，处理器1902与处理器总线1910耦合，以在处理器1902与系统1900中的其他部件之间传输通信信号，诸如地址、数据或控制信号。在一个实施例中，系统100使用示例性“中枢”系统架构，包括存储器控制器中枢1916和输入输出（i/o）控制器中枢1930。存储器控制器中枢1916便于存储器设备与系统1900的其他部件之间的通信，而i/o控制器中枢（ich）1930提供了经由本地i/o总线至i/o设备的连接。在一个实施例中，存储器控制器中枢1916的逻辑被集成在处理器中。存储器设备1920可以是动态随机存取存储器（dram）设备、静态随机存取存储器（sram）设备、闪速存储器设备、相变存储器设备，或具有合适的性能来用作处理存储器的某个其他存储器设备。在一个实施例中，存储器设备1920可以作为系统1900的系统存储器进行操作，以存储数据1922和指令1921，以供在一个或多个处理器1902执行应用或进程时使用。存储器控制器中枢1916还与可选的外部图形处理器1912耦合，该可选的外部图形处理器可以与处理器1902中的一个或多个图形处理器1908通信，以实行图形和媒体操作。在一些实施例中，ich1930使得外设能够经由高速i/o总线连接至存储器设备1920和处理器1902。i/o外设包括但不限于：音频控制器1946、固件接口1928、无线收发机1926（例如，wi-fi、蓝牙）、数据存储设备1924（例如，硬盘驱动器、闪速存储器等），以及用于将传统（例如，个人系统2（ps/2））设备耦合至系统的传统i/o控制器1940。一个或多个通用串行总线（usb）控制器1942连接输入设备，诸如键盘和鼠标1944组合。网络控制器1934还可以与ich1930耦合。在一些实施例中，高性能网络控制器（未示出）与处理器总线1910耦合。将领会的是，所示系统1900是示例性的而非限制性的，因为还可以使用以不同方式配置的其他类型的数据处理系统。例如，i/o控制器中枢1930可以集成在一个或多个处理器1902内，或者存储器控制器中枢1916和i/o控制器中枢1930可以集成到分立式外部图形处理器（诸如外部图形处理器1912）中。图20是处理器2000的示例性实施例的框图，该处理器2000具有一个或多个处理器核2002a-2002n、集成存储器控制器2014，以及集成图形处理器2008。图20的具有与本文中的任何其他图的元件相同的附图标记（或名称）的那些元件可以采用与在本文中的其他地方所描述的方式类似的任何方式进行操作或起作用，但不限于此。处理器2000可以包括直到且包括由虚线框表示的附加核2002n的附加核。处理器核2002a-2002n中的每一个包括一个或多个内部高速缓存单元2004a-2004n。在一些实施例中，每个处理器核还有权访问一个或多个共享的高速缓存单元2006。内部高速缓存单元2004a-2004n和共享高速缓存单元2006表示处理器2000内的高速缓冲存储器层级结构。高速缓冲存储器层级结构可以包括每个处理器核内的至少一级指令和数据高速缓存，以及一级或多级共享中级高速缓存，诸如2级（l2）、3级（l3）、4级（l4）或其他级的高速缓存，其中在外部存储器前面的最高级的高速缓存被分类为llc。在一些实施例中，高速缓存一致性逻辑维持各种高速缓存单元2006与2004a-2004n之间的一致性。在一些实施例中，处理器2000还可以包括一组一个或多个总线控制器单元216和系统代理核2010。一个或多个总线控制器单元216管理一组外围总线，诸如一个或多个外围部件互连总线（例如，pci、pciexpress）。系统代理核2010提供对各种处理器部件的管理功能。在一些实施例中，系统代理核2010包括一个或多个集成存储器控制器2014以管理对各种外部存储器设备（未示出）的访问。在一些实施例中，处理器核2002a-2002n中的一个或多个包括对同时多线程的支持。在这样的实施例中，系统代理核210包括：用于在多线程处理期间协调和操作核2002a-2002n的部件。附加地，系统代理核210可以包括功率控制单元（pcu），该功率控制单元包括用以调节处理器核2002a-2002n和图形处理器2008的功率状态的逻辑和部件。在一些实施例中，附加地，处理器2000包括用以执行图形处理操作的图形处理器2008。在一些实施例中，图形处理器2008与共享高速缓存单元2006集以及系统代理核2010耦合，该系统代理核包括一个或多个集成存储器控制器2014。在一些实施例中，显示控制器2011与图形处理器2008耦合以将图形处理器输出驱动至一个或多个耦合的显示器。在一些实施例中，显示控制器2011可以是经由至少一个互连与图形处理器耦合的单独模块，或者可以集成到图形处理器2008或系统代理核2010中。在一些实施例中，基于环的互连单元2012被用来耦合处理器2000的内部部件。然而，可以使用替换的互连单元，诸如点到点互连、切换式互连，或其他技术，包括本领域中公知的技术。在一些实施例中，图形处理器208经由i/o链路2013与环形互连件2012耦合。示例性i/o链路2013表示多种i/o互连件中的至少一种，包括便于各处理器部件与高性能嵌入式存储器模块218（诸如edram模块）之间的通信的封装上i/o互连件。在一些实施例中，处理器核202a-202n中的每一个处理器核以及图形处理器208将嵌入式存储器模块218用作共享末级高速缓存。在一些实施例中，处理器核2002a-2002n是执行相同指令集架构的均质核。在另一实施例中，处理器核2002a-2002n就指令集架构（isa）而言是异构的，其中，处理器核2002a-2002n中的一个或多个执行第一指令集，而其他核中的至少一个执行第一指令集的子集或不同的指令集。在一个实施例中，处理器核2002a-2002n就微架构而言是异构的，其中具有相对较高功率消耗的一个或多个核与具有较低功率消耗的一个或多个功率核耦合。附加地，处理器200可以被实现在一个或多个芯片上或者被实现为具有除其他部件之外的所图示的部件的soc集成电路。图21是图形处理器2100的框图，该图形处理器2100可以是分立的图形处理单元、或者可以是与多个处理核集成的图形处理器。在一些实施例中，图形处理器经由至图形处理器上的寄存器的存储器映射i/o接口并且利用被放置在处理器存储器中的命令进行通信。在一些实施例中，图形处理器300包括用以访问存储器的存储器接口2114。存储器接口314可以是至本地存储器、一个或多个内部高速缓存、一个或多个共享外部高速缓存和/或至系统存储器的接口。在一些实施例中，图形处理器2100还包括显示控制器2102，该显示控制器用以将显示输出数据驱动至显示设备2120。显示控制器2102包括用于显示器的一个或多个覆盖平面的硬件，以及多层视频或用户界面元件的构成。在一些实施例中，图形处理器2100包括用以将媒体编码成一个或多个媒体编码格式、从一个或多个媒体编码格式解码媒体，或者在一个或多个媒体编码格式之间对媒体进行代码转换的视频编解码器引擎306，该一个或多个媒体编码格式包括但不限于：运动图像专家组（mpeg）格式（诸如mpeg-2）、高级视频编码（avc）格式（诸如h.264/mpeg-4avc）、以及电影和电视工程师协会（smpte）421m/vc-1，和联合图像专家组（jpeg）格式（诸如jpeg）以及运动jpeg（mjpeg）格式。在一些实施例中，图形处理器2100包括用以实行二维（2d）栅格器操作（包括例如位边界块传）的块图像传送（blit）引擎2104。然而，在一个实施例中，使用图形处理引擎（gpe）310的一个或多个部件来实行2d图形操作。在一些实施例中，gpe2110是用于实行图形操作的计算引擎，该图形操作包括三维（3d）图形操作和媒体操作。在一些实施例中，gpe2110包括：用于实行3d操作的3d流水线2112，该3d操作诸如是使用作用于3d图元形状（例如，矩形、三角形等）的处理功能来渲染三维图像和场景。3d流水线2112包括：可编程和固定功能元件，其实行元件内的各种任务和/或产生到3d/媒体子系统315的执行线程。虽然3d流水线2112可以被用来实行媒体操作，但是gpe310的实施例还包括媒体流水线2116，该媒体流水线具体地被用来实行媒体操作，诸如视频后处理和图像增强。在一些实施例中，媒体流水线2116包括：固定功能或可编程逻辑单元以代替或代表视频编解码器引擎2106来实行一个或多个专门的媒体操作，诸如视频解码加速、视频解交织以及视频编码加速。在一些实施例中，附加地，媒体流水线2116包括线程生成单元以生成用于在3d/媒体子系统2115上执行的线程。所生成的线程对3d/媒体子系统2115中所包括的一个或多个图形执行单元实行针对媒体操作的计算。在一些实施例中，3d/媒体子系统2115包括用于执行由3d流水线2112和媒体流水线2116生成的线程的逻辑。在一个实施例中，流水线向3d/媒体子系统2115发送线程执行请求，该3d/媒体子系统包括用于仲裁各种请求并将各种请求分派到可用的线程执行资源的线程分派逻辑。执行资源包括：用以处理3d和媒体线程的图形执行单元阵列。在一些实施例中，3d/媒体子系统2115包括：用于线程指令和数据的一个或多个内部高速缓存。在一些实施例中，子系统还包括共享存储器（包括寄存器和可寻址存储器）以便在线程之间共享数据以及存储输出数据。图形处理引擎图22是根据一些实施例的图形处理器的图形处理引擎2210的框图。在一个实施例中，图形处理引擎（gpe）2210是图21中所示的gpe2210的版本。图22的具有与本文中的任何其他图的元件相同的附图标记（或名称）的元件可以采用与在本文中的其他地方描述的方式类似的任何方式进行操作或起作用，但不限于此。例如，图示了图3的3d流水线2212和媒体流水线2216。媒体流水线2216在gpe2210的一些实施例中是可选的，并且可以不被显式地包括在gpe410内。例如，以及在至少一个实施例中，单独的媒体和/或图像处理器耦合至gpe2210。在一些实施例中，gpe2210与命令流送器2203耦合或包括命令流送器2203，该命令流送器向3d流水线2112和/或媒体流水线2116提供命令流。在一些实施例中，命令流送器2203与存储器耦合，该存储器可以是系统存储器，或者是内部高速缓冲存储器和共享高速缓冲存储器中的一个或多个。在一些实施例中，命令流送器2203从存储器接收命令，并且将这些命令发送至3d流水线2112和/或媒体流水线2116。这些命令是从存储用于3d流水线2112和媒体流水线2116的命令的环形缓冲器获取的指示。在一个实施例中，附加地，环形缓冲器可以包括存储多批多个命令的批命令缓冲器。用于3d流水线2112的命令还可以包括对在存储器中存储的数据的引用，该数据诸如但不限于用于3d流水线2112的顶点和几何数据和/或用于媒体流水线2116的图像数据和存储器对象。3d流水线2112和媒体流水线2116通过经由各自流水线内的逻辑来实行操作或者通过将一个或多个执行线程分派至图形核阵列2214来处理命令和数据。在各种实施例中，3d流水线2112可以通过处理指令并将执行线程分派给图形核阵列2214来执行一个或多个着色器程序，诸如顶点着色器、几何着色器、像素着色器、片段着色器、计算着色器或其他着色器程序。图形核阵列2214提供统一的执行资源块。图形核阵列2214内的多用途执行逻辑（例如，执行单元）包括对各种3dapi着色器语言的支持，并且可以执行与多个着色器相关联的多个同时执行线程。在一些实施例中，图形核阵列2214还包括用以实行诸如视频和/或图像处理之类的媒体功能的执行逻辑。在一个实施例中，执行单元附加地包括可编程以除图形处理操作外还实行并行通用计算操作的通用逻辑。通用逻辑可以与图19的（一个或多个）处理器核1907或如图20中的核2002a-2002n内的通用逻辑并行地或结合地实行处理操作。由在图形核阵列2214上执行的线程生成的输出数据可以将数据输出至统一返回缓冲器（urb）2218中的存储器。urb2218可以存储多个线程的数据。在一些实施例中，urb2218可以被用来在图形核阵列2214上执行的不同线程之间发送数据。在一些实施例中，urb2218可以附加地被用于图形核阵列上的线程与共享功能逻辑2220内的固定功能逻辑之间的同步。在一些实施例中，图形核阵列2214是可缩放的，使得该阵列包括可变数量的图形核，这些图形核均具有基于gpe2210的目标功率和性能等级的可变数量的执行单元。在一个实施例中，执行资源是动态可缩放的，使得可以根据需要来启用或禁用执行资源。图形核阵列2214与共享功能逻辑2220耦合，该共享功能逻辑包括在图形核阵列中的图形核之间共享的多个资源。共享功能逻辑2220内的共享功能是向图形核阵列2214提供专用补充功能的硬件逻辑单元。在各种实施例中，共享功能逻辑2220包括但不限于采样器2221、数学2222和线程间通信（itc）2223逻辑。附加地，一些实施例实现共享功能逻辑2220内的一个或多个高速缓存2225。在针对给定专用功能的需求不足以包括在图形核阵列2214内的情况下实现共享功能。取而代之，该专用功能的单个实例化被实现为共享功能逻辑2220中的独立实体，并且在图形核阵列2214内的执行资源当中共享。在图形核阵列2214之间共享并被包括在图形核阵列2214内的精确的一组功能在实施例之间变化。图23是图形处理器500的另一示例性实施例的框图。图23的具有与本文中的任何其他图的元件相同的附图标记（或名称）的元件可以采用与在本文中的其他地方描述的方式类似的任何方式进行操作或起作用，但不限于此。在一些实施例中，图形处理器2300包括环形互连件2302、流水线前端2304、媒体引擎2337以及图形核2380a-2380n。在一些实施例中，环形互连件2302将图形处理器耦合至其他处理单元，包括其他图形处理器或者一个或多个通用处理器核。在一些实施例中，图形处理器是集成在多核处理系统内的许多处理器之一。在一些实施例中，图形处理器2300经由环形互连件2302来接收多批命令。传入命令由流水线前端2304中的命令流送器2303来解译。在一些实施例中，图形处理器2300包括：用以经由（一个或多个）图形核2380a-2380n来实行3d几何处理和媒体处理的可缩放的执行逻辑。对于3d几何处理命令，命令流送器2303将命令供应至几何流水线2336。针对至少一些媒体处理命令，命令流送器2303将命令供应至视频前端2334，该视频前端与媒体引擎2337耦合。在一些实施例中，媒体引擎2337包括：用于视频和图像后处理的视频质量引擎（vqe）2330以及用以提供硬件加速的媒体数据编码和解码的多格式编码/解码（mfx）2333引擎。在一些实施例中，几何流水线2336和媒体引擎2337均生成执行线程，该执行线程用于由至少一个图形核2380a提供的线程执行资源。在一些实施例中，图形处理器2300包括：以可缩放的线程执行资源为特征的模块化核2380a-2380n（有时被称为核分片），这些模块化核均具有多个子核2350a-2350n、2360a-2360n（有时被称为核子分片）。在一些实施例中，图形处理器2300可以具有任何数量的图形核2380a-2380n。在一些实施例中，图形处理器2300包括图形核2380a，该图形核2380a至少具有第一子核2350a和第二子核2360a。在其他实施例中，图形处理器是具有单个子核（例如，2350a）的低功率处理器。在一些实施例中，图形处理器2300包括：多个图形核2380a-2380n，其均包括一组第一子核2350a-2350n和一组第二子核2360a-2360n。该组第一子核2350a-2350n中的每个子核至少包括第一组执行单元2352a-2352n和媒体/纹理采样器2354a-2354n。该组第二子核2360a-2360n中的每个子核至少包括第二组执行单元2362a-562n和采样器2364a-2364n。在一些实施例中，每个子核2350a-2350n、2360a-2360n共享一组共享资源2370a-2370n。在一些实施例中，共享资源包括：共享高速缓冲存储器和像素操作逻辑。其他共享资源也可以被包括在图形处理器的各种实施例中。执行单元图24图示了线程执行逻辑2400，该线程执行逻辑包括在gpe的一些示例性实施例中采用的处理元件阵列。图24的具有与本文中的任何其他图的元件相同的附图标记（或名称）的元件可以采用与在本文中的其他地方描述的方式类似的任何方式进行操作或起作用，但不限于此。在一些实施例中，线程执行逻辑2400包括：着色器处理器2402、线程分派器2404、指令高速缓存2406、包括多个执行单元2408a-2408n的可缩放的执行单元阵列、采样器2410、数据高速缓存2412以及数据端口2414。在一个实施例中，可缩放执行单元阵列可以通过基于工作负荷的计算要求而启用或禁用一个或多个执行单元（例如，执行单元2408a、2408b、2408c、2408d一直到2408n-1和2408n中的任一个）来动态地进行缩放。在一个实施例中，所包括的部件经由互连结构而互连，该互连结构链接到部件中的每一个部件。在一些实施例中，线程执行逻辑2400包括通过指令高速缓存2406、数据端口2414、采样器2410和执行单元2408a-2408n中的一个或多个而至存储器（诸如系统存储器或高速缓冲存储器）的一个或多个连接。在一些实施例中，每个执行单元（例如，2408a）是能够执行多个同时硬件线程而同时针对每个线程并行地处理多个数据元素的独立可编程通用计算单元。在各种实施例中，执行单元阵列2408a-2408n可缩放以包括任何数量的个体执行单元。在一些实施例中，执行单元2408a-2408n主要被用来执行着色器程序。着色器处理器2402可以处理各种着色器程序并且经由线程分派器2404来分派与着色器程序相关联的执行线程。在一个实施例中，线程分派器包括：对来自图形和媒体流水线的线程发起请求进行仲裁，并且在执行单元2408a-2408n中的一个或多个执行单元上对所请求的线程进行实例化的逻辑。例如，几何流水线（例如，图23的2336）可以将顶点、曲面细分或几何着色器分派至线程执行逻辑2400（图24）以供处理。在一些实施例中，线程分派器604还可以处理来自执行着色器程序的运行时线程生成请求。在一些实施例中，执行单元2408a-2408n支持指令集（该指令集包括对许多标准3d图形着色器指令的本机支持），使得以最小的转换来执行来自图形库（例如，direct3d和opengl）的着色器程序。这些执行单元支持顶点和几何处理（例如，顶点程序、几何程序、顶点着色器）、像素处理（例如，像素着色器、片段着色器）以及通用处理（例如，计算和媒体着色器）。执行单元2408a-2408n中的每一个能够进行多发布单指令多数据（simd）执行，并且多线程操作在面对较高等待时间存储器访问时使得能够实现高效执行环境。每个执行单元内的每个硬件线程具有专用高带宽寄存器堆和相关联的独立线程状态。对能够进行整数、单精度和双精度浮点运算、simd分支能力、逻辑运算、超越数运算和其他杂项运算的流水线来说，执行是每时钟多发布的。在等待来自存储器或者共享功能之一的数据的同时，执行单元2408a-2408n内的依赖性逻辑使等待线程休眠直到所请求的数据已被返回为止。在等待线程正在休眠时，硬件资源可以致力于处理其他线程。例如，在与顶点着色器操作相关联的延迟期间，执行单元可以实行针对像素着色器、片段着色器或者包括不同顶点着色器的另一种类型的着色器程序的操作。执行单元2408a-2408n中的每个执行单元在数据元素阵列上进行操作。数据元素的数量是对于指令的“执行大小”或通道数量。执行通道是在指令内执行数据元素访问、掩蔽和流控制的逻辑单元。通道的数量可以与针对特定图形处理器的物理算术逻辑单元（alu）或浮点单元（fpu）的数量无关。在一些实施例中，执行单元608a-608n支持整数和浮点数据类型。执行单元指令集包括simd指令。各种数据元素可以作为压缩数据类型而被存储在寄存器中，并且执行单元将基于元素的数据大小来处理各种元素。例如，当对256位宽的向量进行运算时，向量的256位被存储在寄存器中，并且执行单元作为四个单独的64位压缩数据元素（四倍字（qw）大小数据元素）、八个单独的32位压缩数据元素（双倍字（dw）大小数据元素）、十六个单独的16位压缩数据元素（字（w）大小数据元素）或三十二个单独的8位数据元素（字节（b）大小数据元素）对该向量进行运算。然而，不同的向量宽度和寄存器大小是可能的。线程执行逻辑2400中包括用以对执行单元的线程指令进行高速缓存的一个或多个内部指令高速缓存（例如，2406）。在一些实施例中，一个或多个数据高速缓存（例如，2412）被包括以在线程执行期间高速缓存线程数据。在一些实施例中，包括采样器2410来为3d操作提供纹理采样并且为媒体操作提供媒体采样。在一些实施例中，采样器2410包括专门的纹理或媒体采样功能，以便在向执行单元提供采样数据之前在采样过程期间处理纹理或媒体数据。在执行期间，图形和媒体流水线经由线程生成和分派逻辑向线程执行逻辑2400发送线程发起请求。一旦一组几何对象已经被处理并被栅格化成像素数据，着色器处理器2402内的像素处理器逻辑（例如，像素着色器逻辑、片段着色器逻辑等）就被调用以进一步计算输出信息，并且使结果被写入到输出表面（例如，颜色缓冲器、深度缓冲器、模板印刷缓冲器等）。在一些实施例中，像素着色器或片段着色器计算各种顶点属性的值，该各种顶点属性要跨栅格化对象而被内插。在一些实施例中，着色器处理器2402内的像素处理器逻辑然后执行应用编程接口（api）供应的像素或片段着色器程序。为了执行着色器程序，着色器处理器2402经由线程分派器2404将线程分派至执行单元（例如，2408a）。在一些实施例中，像素着色器2402使用采样器2410中的纹理采样逻辑来访问存储器中所存储的纹理映射中的纹理数据。对纹理数据和输入几何数据的算术运算计算每个几何片段的像素颜色数据，或丢弃一个或多个像素而不进行进一步处理。在一些实施例中，数据端口2414提供存储器访问机制，以供线程执行逻辑2400将经处理的数据输出至存储器以用于在图形处理器输出流水线上进行处理。在一些实施例中，数据端口614包括或耦合至一个或多个高速缓冲存储器（例如，数据高速缓存2412）以经由数据端口来高速缓存数据以供存储器访问。图25是图示了根据一些实施例的图形处理器指令格式2500的框图。在一个或多个实施例中，图形处理器执行单元支持具有采用多种格式的指令的指令集。实线框图示了通常被包括在执行单元指令中的部件，而虚线包括可选的部件或仅被包括在指令子集中的部件。在一些实施例中，所描述和图示的指令格式2500是宏指令，因为它们是供应至执行单元的指令，这与一旦指令被处理而由指令解码产生的微操作形成对照。在一些实施例中，图形处理器执行单元本机地支持采用128位指令格式2510的指令。基于所选指令、指令选项和操作数的数量，64位压缩指令格式2530可用于一些指令。本机128位指令格式2510提供对全部指令选项的访问，而一些选项和操作被限制在64位指令格式2530中。64位指令格式2530中可用的本机指令根据实施例而有所不同。在一些实施例中，使用索引字段2513中的一组索引值来部分地压缩指令。执行单元硬件基于索引值来参考一组压缩表，并且使用压缩表输出来重构采用128位指令格式2510的本机指令。针对每种格式，指令操作码2512定义了执行单元要实行的操作。执行单元跨每个操作数的多个数据元素来并行地执行每个指令。例如，响应于加法指令，执行单元跨表示纹理元素或图片元素的每个颜色通道来实行同步加法运算。默认地，执行单元跨操作数的全部数据通道来实行每个指令。在一些实施例中，指令控制字段2514启用对某些执行选项（诸如通道选择（例如，预测）以及数据通道次序（例如，搅和））的控制。针对采用128位指令格式2510的指令，执行大小字段2516限制了将并行执行的数据通道的数量。在一些实施例中，执行大小字段2516不可用于以64位压缩指令格式2530使用。一些执行单元指令具有多达三个操作数，包括两个源操作数（src02520、src12522）和一个目的地2518。在一些实施例中，执行单元支持双目的地指令，其中这些目的地之一是隐含的。数据操控指令可以具有第三源操作数（例如，src22524），其中，指令操作码2512确定源操作数的数量。指令的最后的源操作数可以是利用指令传递的立即（例如，硬编码）值。在一些实施例中，128位指令格式2510包括：访问/寻址模式字段2526，该访问/寻址模式字段2526例如指定了是使用直接寄存器寻址模式还是间接寄存器寻址模式。当使用直接寄存器寻址模式时，由指令中的位来直接提供一个或多个操作数的寄存器地址。在一些实施例中，128位指令格式2510包括：访问/寻址模式字段2526，该访问/寻址模式字段指定针对指令的寻址模式和/或访问模式。在一个实施例中，访问模式被用来定义针对指令的数据访问对齐。一些实施例支持访问模式，包括16字节对齐访问模式和1字节对齐访问模式，其中访问模式的字节对齐确定了指令操作数的访问对齐。例如，当处于第一模式时，指令可以使用针对源操作数和目的地操作数的字节对齐寻址，并且当处于第二模式时，指令可以使用针对全部源操作数和目的地操作数的16字节对齐寻址。在一个实施例中，访问/寻址模式字段726的寻址模式部分确定指令是要使用直接寻址还是间接寻址。当使用直接寄存器寻址模式时，指令中的位直接提供一个或多个操作数的寄存器地址。当使用间接寄存器寻址模式时，可以基于指令中的地址寄存器值和地址立即字段来计算一个或多个操作数的寄存器地址。在一些实施例中，基于操作码2512位字段对指令进行分组以简化操作码解码2540。对于8位操作码，位4、5和6允许执行单元来确定操作码的类型。所示精确操作码分组仅仅是示例。在一些实施例中，移动和逻辑操作码组2542包括数据移动和逻辑指令（例如，移动（mov）、比较（cmp））。在一些实施例中，移动和逻辑组2542共享五个最高有效位（msb），其中移动（mov）指令采用0000xxxxb的形式，而逻辑指令采用0001xxxxb的形式。流控制指令组2544（例如，调用（call）、跳（jmp））包括采用0010xxxxb（例如，0x20）形式的指令。混杂指令组2546包括指令的混合，包括以0011xxxxb（例如，0x30）形式的同步化指令（例如，等待、发送）。并行数学指令组2548包括采用0100xxxxb（例如，0x40）形式的逐分量的算术指令（例如，加、乘（mul））。并行数学组2548跨数据通道并行地实行算术运算。向量数学组750包括采用0101xxxxb（例如，0x50）形式的算术指令（例如，dp4）。向量数学组对向量操作数实行诸如点积计算之类的算术。图形流水线图26是图形处理器800的另一实施例的框图。图26的具有与本文中的任何其他图的元件相同的附图标记（或名称）的元件可以采用与在本文中的其他地方描述的方式类似的任何方式进行操作或起作用，但不限于此。在一些实施例中，图形处理器2600包括：图形流水线2620、媒体流水线2630、显示引擎2640、线程执行逻辑2650以及渲染输出流水线2670。在一些实施例中，图形处理器2600是包括一个或多个通用处理核的多核处理系统内的图形处理器。图形处理器受到至一个或多个控制寄存器（未示出）的寄存器写入的控制或者经由通过环形互连件2602而发布至图形处理器2600的命令而被控制。在一些实施例中，环形互连件802将图形处理器2600耦合至其他处理部件，诸如其他图形处理器或通用处理器。来自环形互连件802的命令由命令流送器2603解译，该命令流送器将指令供应至图形流水线2620或媒体流水线2630的个体部件。在一些实施例中，命令流送器2603引导顶点获取器2605的操作，该顶点获取器从存储器读取顶点数据并且执行由命令流送器2603所提供的顶点处理命令。在一些实施例中，顶点获取器805将顶点数据提供给顶点着色器2607，该顶点着色器对每个顶点实行坐标空间变换和照明操作。在一些实施例中，顶点获取器805和顶点着色器2607通过经由线程分派器2631向执行单元2652a-2652b分派执行线程来执行顶点处理指令。在一些实施例中，执行单元2652a-2652b是具有用于实行图形和媒体操作的指令集的向量处理器阵列。在一些实施例中，执行单元2652a-2652b具有附接的l1高速缓存2651，该l1高速缓存专用于每个阵列或在阵列之间共享。高速缓存可以被配置为数据高速缓存、指令高速缓存或单个高速缓存，该单个高速缓存被分区成在不同的分区中包含数据和指令。在一些实施例中，图形流水线2620包括：用以实行3d对象的硬件加速曲面细分的曲面细分部件。在一些实施例中，可编程的外壳着色器2611配置曲面细分操作。可编程域着色器2617提供曲面细分输出的后端评估。曲面细分器2613以外壳着色器2611的方向进行操作并且包含专用逻辑，该专用逻辑用以基于粗几何模型来生成一组详细几何对象，该粗几何模型作为输入而被提供至图形流水线2620。在一些实施例中，如果没有使用曲面细分，则可以对曲面细分部件（例如，外壳着色器2611、曲面细分器2613和域着色器2617）进行旁路。在一些实施例中，完整的几何对象可以由几何着色器2619经由被分派至执行单元2652a-2652b的一个或多个线程来处理、或者可以直接行进至裁剪器2629。在一些实施例中，几何着色器在整个几何对象（而非如图形流水线的先前级中的顶点或顶点补丁）上进行操作。如果禁用曲面细分，则几何着色器2619从顶点着色器2607接收输入。在一些实施例中，几何着色器2619可由几何着色器程序编程以便在曲面细分单元被禁用时实行几何曲面细分。在栅格化之前，裁剪器2629处理顶点数据。裁剪器2629可以是固定功能的裁剪器或者具有裁剪和几何着色器功能的可编程裁剪器。在一些实施例中，渲染输出流水线2670中的栅格器和深度测试部件2673分派像素着色器以将几何对象转换成其每像素表示。在一些实施例中，像素着色器逻辑被包括在线程执行逻辑2650中。在一些实施例中，应用可以对栅格器和深度测试部件2673进行旁路并且经由流出单元2623来访问未栅格化的顶点数据。图形处理器2600具有互连总线、互连结构、或某个其他互连机构，该互连机构允许数据和消息在处理器的主要部件当中传递。在一些实施例中，执行单元2652a-2652b和（一个或多个）相关联的高速缓存2651、纹理和媒体采样器2654以及纹理/采样器高速缓存2658经由数据端口2656进行互连，以实行存储器访问并且与处理器的渲染输出流水线部件进行通信。在一些实施例中，采样器2654、高速缓存2651、2658以及执行单元2652a-2652b均具有单独的存储器访问路径。在一些实施例中，渲染输出流水线2670包含栅格器和深度测试部件2673，该栅格器和深度测试部件将基于顶点的对象转换为相关联的基于像素的表示。在一些实施例中，栅格器逻辑包括用以实行固定功能三角形和线栅格化的窗口器/掩蔽器单元。相关联的渲染高速缓存2678和深度高速缓存2679在一些实施例中也是可用的。像素操作部件2677对数据实行基于像素的操作，然而在一些实例中，与2d操作（例如，利用混合的位块图像传送）相关联的像素操作由2d引擎2641实行、或者在显示时间处由显示控制器2643使用覆盖显示平面来代替。在一些实施例中，共享的l3高速缓存2675可用于全部图形部件，从而允许在无需使用主系统存储器的情况下共享数据。在一些实施例中，图形处理器媒体流水线2630包括媒体引擎2637和视频前端2634。在一些实施例中，视频前端2634从命令流送器2603接收流水线命令。在一些实施例中，媒体流水线2630包括单独的命令流送器。在一些实施例中，视频前端2634在将所述命令发送至媒体引擎2637之前处理媒体命令。在一些实施例中，媒体引擎2637包括用以生成线程以用于经由线程分派器2631分派至线程执行逻辑2650的线程生成功能。在一些实施例中，图形处理器2600包括显示引擎840。在一些实施例中，显示引擎2640在处理器2600外部并且经由环形互连件2602或某个其他互连总线或结构与图形处理器耦合。在一些实施例中，显示引擎2640包括2d引擎2641和显示控制器2643。在一些实施例中，显示引擎2640包含能够独立于3d流水线进行操作的专用逻辑。在一些实施例中，显示控制器2643与显示设备（未示出）耦合，该显示设备可以是系统集成显示设备（如在膝上型计算机中）、或者经由显示设备连接器附接的外部显示设备。在一些实施例中，图形流水线2620和媒体流水线2630可配置成基于多个图形和媒体编程接口来执行操作，并且并不专用于任何一种应用编程接口（api）。在一些实施例中，图形处理器的驱动器软件将专用于特定图形或媒体库的api调用转换成可由图形处理器处理的命令。在一些实施例中，为全部来自khronosgroup的开放图形库（opengl）、开放计算语言（opencl）和/或vulkan图形和计算api提供支持。在一些实施例中，还可以为来自微软公司的direct3d库提供支持。在一些实施例中，可以支持这些库的组合。还可以为开源计算机视觉库（opencv）提供支持。如果可以做出从未来api的流水线到图形处理器的流水线的映射，则具有兼容3d流水线的未来api也将受到支持。图形流水线编程图27a是图示了根据一些实施例的图形处理器命令格式2700的框图。图27b是图示了根据实施例的图形处理器命令序列2710的框图。图27a中的实线块图示了一般被包括在图形命令中的分量，而虚线包括可选的或者仅被包括在该图形命令的子集中的分量。图27a的示例性图形处理器命令格式2700可以包括用以识别命令的目标客户端2702、命令操作代码（操作码）2704以及针对命令的相关数据2706的数据字段。一些命令中还包括子操作码2705和命令大小2708。在一些实施例中，客户端2702指定了处理命令数据的图形设备的客户端单元。在一些实施例中，图形处理器命令解析器检查每个命令的客户端字段以便调节对命令的进一步处理，并且将命令数据路由至适当的客户端单元。在一些实施例中，图形处理器客户端单元包括存储器接口单元、渲染单元、2d单元、3d单元以及媒体单元。每个客户端单元具有对命令进行处理的对应处理流水线。一旦客户端单元接收到命令，客户端单元就读取操作码2704和子操作码2705（如果存在的话）以确定要实行的操作。客户端单元使用数据字段2706中的信息来实行命令。对于一些命令，预期显式命令大小908指定命令的大小。在一些实施例中，命令解析器基于命令操作码来自动地确定命令中的至少一些命令的大小。在一些实施例中，经由双倍字的倍数来对命令进行对齐。图27b中的流程图示出了示例性图形处理器命令序列2710。在一些实施例中，以图形处理器的实施例为特征的数据处理系统的软件或固件使用所示命令序列的版本来设置、执行和终止图形操作集合。仅出于示例目的示出和描述了样本命令序列，因为实施例不限于这些特定命令或者该命令序列。此外，这些命令可以作为命令序列中的一批命令而发布，使得图形处理器将以至少部分同时的方式来处理命令序列。在一些实施例中，图形处理器命令序列910可以以流水线转储清除命令2712开始，以使得任何活动图形流水线完成针对流水线的当前未决命令。在一些实施例中，3d流水线2722和媒体流水线2724并不同时进行操作。实行流水线转储清除来使得活动图形流水线完成任何未决命令。响应于流水线转储清除，图形处理器的命令解析器将暂停命令处理，直到活动绘图引擎完成未决运算并且相关读取高速缓存被无效为止。可选地，可以将标记为“脏”的渲染高速缓存中的任何数据转储清除到存储器。在一些实施例中，流水线转储清除命令2712可以被用于流水线同步或者用在将图形处理器置于低功率状态中之前。在一些实施例中，当命令序列要求图形处理器在流水线之间显式地切换时，使用流水线选择命令2713。在一些实施例中，在发布流水线命令之前，在执行上下文内仅要求流水线选择命令2713一次，除非该上下文要发布针对全部两条流水线的命令。在一些实施例中，在经由流水线选择命令2713进行的流水线切换之前，立即需要流水线转储清除命令2712。在一些实施例中，流水线控制命令2714配置用于操作的图形流水线，并且被用来对3d流水线2722和媒体流水线2724进行编程。在一些实施例中，流水线控制命令2714配置活动流水线的流水线状态。在一个实施例中，流水线控制命令2714被用于流水线同步并且被用来在处理一批命令之前从活动流水线内的一个或多个高速缓冲存储器中清除数据。在一些实施例中，用于返回缓冲器状态2716的命令被用来配置返回缓冲器的集合以供相应的流水线写入数据。一些流水线操作要求分配、选择或配置一个或多个返回缓冲器，该操作在处理期间将中间数据写入到一个或多个返回缓冲器中。在一些实施例中，图形处理器还使用一个或多个返回缓冲器来存储输出数据和实行跨线程通信。在一些实施例中，配置返回缓冲器状态2716包括：选择返回缓冲器的大小和数量以用于流水线操作集合。命令序列中的剩余命令基于用于操作的活动流水线而不同。基于流水线确定2720，该命令序列被定制到以3d流水线状态2730开始的3d流水线2722或者在媒体流水线状态2740处开始的媒体流水线2724。用以配置3d流水线状态930的命令包括：用于顶点缓冲器状态、顶点元素状态、常量颜色状态、深度缓冲器状态以及要在处理3d图元命令之前进行配置的其他状态变量的3d状态设置命令。这些命令的值至少部分地基于使用中的特定3dapi来确定。在一些实施例中，3d流水线状态2730命令还能够选择性地禁用或旁路掉特定流水线元件（如果将不使用那些元件的话）。在一些实施例中，3d图元2732命令被用来提交要由3d流水线处理的3d图元。经由3d图元2732命令传递给图形处理器的命令和相关联参数被转发到图形流水线中的顶点获取功能。顶点获取功能使用3d图元2732命令数据来生成顶点数据结构。将顶点数据结构存储在一个或多个返回缓冲器中。在一些实施例中，3d图元2732命令被用来经由顶点着色器对3d图元实行顶点操作。为了处理顶点着色器，3d流水线2722将着色器执行线程分派至图形处理器执行单元。在一些实施例中，经由执行2734命令或事件来触发3d流水线2722。在一些实施例中，寄存器写入触发了命令执行。在一些实施例中，经由命令序列中的‘去’（‘go’）或‘踢’（‘kick’）命令来触发执行。在一个实施例中，使用流水线同步命令来触发命令执行，以通过图形流水线来转储清除命令序列。3d流水线将针对3d图元来实行几何处理。一旦运算完成，便对所得几何对象进行光栅化，并且像素引擎对所得像素进行上色。还可以为像素着色和像素后端运算包括用于控制那些运算的附加命令。在一些实施例中，当实行媒体操作时，图形处理器命令序列2710遵循媒体流水线2724路径。一般而言，针对媒体流水线2724进行编程的具体用途和方式取决于要实行的媒体或计算操作。在媒体解码期间，可以将特定媒体解码运算卸载到媒体流水线。在一些实施例中，还可以对媒体流水线进行旁路，并且可以使用由一个或多个通用处理核提供的资源来整体地或部分地实行媒体解码。在一个实施例中，媒体流水线还包括用于通用图形处理器单元（gpgpu）操作的元件，其中该图形处理器被用来使用计算着色器程序来实行simd向量运算，该计算着色器程序与渲染图形图元不是显式相关的。在一些实施例中，以与3d流水线2722类似的方式来配置媒体流水线2724。将用以配置媒体流水线状态的一组命令2740分派或放置到命令队列中，在媒体对象命令2742之前。在一些实施例中，用于媒体流水线状态2740的命令包括用以配置媒体流水线元件的数据，该媒体流水线元件将被用来处理媒体对象。这包括用以在媒体流水线内配置视频解码和视频编码逻辑的数据，诸如编码或解码格式。在一些实施例中，用于媒体流水线状态2740的命令还支持使用指向包含一批状态设置的“间接”状态元件的一个或多个指针。在一些实施例中，媒体对象命令2742将指针供应至媒体对象以供媒体流水线处理。媒体对象包括存储器缓冲器，该存储器缓冲器包含待处理的视频数据。在一些实施例中，在发布媒体对象命令2742之前，全部媒体流水线状态必须是有效的。一旦流水线状态被配置并且媒体对象命令2742被排队，就经由执行命令2744或等效的执行事件（例如，寄存器写入）来触发媒体流水线924。然后可以通过由3d流水线2722或媒体流水线2724提供的操作对来自媒体流水线2724的输出进行后处理。在一些实施例中，以与媒体操作类似的方式来配置和执行gpgpu操作。图形软件架构图28图示了根据一些实施例的数据处理系统2800的示例性图形软件架构。在一些实施例中，软件架构包括：3d图形应用2810、操作系统2820以及至少一个处理器2830。在一些实施例中，处理器2830包括：图形处理器2832和一个或多个通用处理器核2834。图形应用2810和操作系统2820均都在数据处理系统的系统存储器1050中执行。在一些实施例中，3d图形应用2810包含一个或多个着色器程序，该一个或多个着色器程序包括着色器指令2812。着色器语言指令可以采用高级着色器语言，诸如高级着色器语言（hlsl）或opengl着色器语言（glsl）。该应用还包括适用于通过通用处理器核2834进行执行的机器语言的可执行指令2814。该应用还包括由顶点数据定义的图形对象1016。在一些实施例中，操作系统2820是来自微软公司的microsoft®windows®操作系统、专有unix式操作系统、或使用linux内核变体的开源unix式操作系统。操作系统1020可以支持图形api2822，诸如direct3dapi、openglapi或vulkanapi。当direct3dapi正在使用时，操作系统2820使用前端着色器编译器2824来将采用hlsl的任何着色器指令2812编译成较低级的着色器语言。该编译可以是即时（jit）编译，或者该应用可以实行着色器预编译。在一些实施例中，在对3d图形应用2810进行编译期间，将高级着色器编译成低级着色器。在一些实施例中，着色器指令2812是以中间形式（诸如，vulkanapi所使用的标准便携式中间表示（spir）的版本）提供的。在一些实施例中，用户模式图形驱动器2826包含后端着色器编译器2827，该后端着色器编译器用以将着色器指令2812转换成硬件专用的表示。当openglapi正在使用时，将采用glsl高级语言的着色器指令2812传递至用户模式图形驱动器2826以供编译。在一些实施例中，用户模式图形驱动器2826使用操作系统内核模式功能2828来与内核模式图形驱动器2829进行通信。在一些实施例中，内核模式图形驱动器1029与图形处理器2832进行通信以便分派命令和指令。ip核实现方式至少一个实施例的一个或多个方面可以由存储在机器可读介质上的代表性代码实现，该机器可读介质表示和/或定义诸如处理器之类的集成电路内的逻辑。例如，机器可读介质可以包括表示处理器内的各种逻辑的指令。当由机器读取时，该指令可以使机器制造用以实行本文所述的技术的逻辑。这样的表示（被称为“ip核”）是集成电路的逻辑的可重复使用单元，该可重复使用单元可以作为对集成电路的结构进行描述的硬件模型而存储在有形机器可读介质上。可以将硬件模型供应至在制造集成电路的制造机器上加载硬件模型的各种客户或制造设施。可以制造集成电路，使得电路实行与本文所述的实施例中的任何实施例相关联地描述的操作。图29是图示了根据实施例的可以被用来制造集成电路以实行操作的ip核开发系统1100的框图。ip核开发系统1100可以被用来生成可并入到更大的设计中或被用来构造整个集成电路（例如，soc集成电路）的模块化、可重复使用的设计。设计设施2930可以采用高级编程语言（例如，c/c++）来生成对ip核设计的软件仿真2910。软件仿真2910可以被用来使用仿真模型2912来设计、测试和验证ip核的行为。仿真模型2912可以包括功能、行为和/或时序仿真。然后可以根据仿真模型2912来创建或合成寄存器传送级（rtl）设计2915。rtl设计2915是对硬件寄存器之间的数字信号的流动进行建模的集成电路（包括使用经建模的数字信号实行的相关联逻辑）的行为的抽象。除rtl设计2915外，还可以创建、设计或合成以逻辑级或晶体管级的较低级设计。因此，初始设计和仿真的特定细节可以变化。可以由设计设施将rtl设计2915或等同物进一步合成为硬件模型2920，该硬件模型可以采用硬件描述语言（hdl）或物理设计数据的某种其他表示。可以进一步仿真或测试hdl来验证ip核设计。可以使用非易失性存储器2940（例如，硬盘、闪速存储器或任何非易失性存储介质）来存储ip核设计以用于递送至第3方制造设施2965。替换地，可以通过有线连接2950或无线连接2960来传输（例如，经由互联网）ip核设计。然后，制造设施2965可以制造至少部分地基于ip核设计的集成电路。所制造的集成电路可以被配置成实行根据本文所述的至少一个实施例的操作。示例性片上系统集成电路图30-32图示了根据本文所述的各种实施例的可以使用一个或多个ip核制造的示例性集成电路和相关联图形处理器。除了图示的内容之外，可以包括其他逻辑和电路，包括附加的图形处理器/核、外围接口控制器或通用处理器核。图30是图示了根据实施例的可以使用一个或多个ip核制造的示例性片上系统集成电路3000的框图。示例性集成电路1200包括一个或多个应用处理器3005（例如，cpu）、至少一个图形处理器3010，并且附加地还可以包括图像处理器3015和/或视频处理器3020，其中的任一项都可以是来自相同或多个不同设计设施的模块化ip核。集成电路3000包括外围或总线逻辑，包括usb控制器1225、uart控制器3030、spi/sdio控制器3035和i2s/i2c控制器3040。附加地，集成电路可以包括显示设备3045，该显示设备耦合至高清晰度多媒体接口（hdmi）控制器1250和移动产业处理器接口（mipi）显示界面3055中的一个或多个。可以由闪速存储器子系统3060（包括闪速存储器和闪速存储器控制器）来提供存储装置。可以经由存储器控制器1265来提供存储器接口，以用于访问sdram或sram存储器设备。附加地，一些集成电路还包括嵌入式安全引擎3070。图31是图示了根据实施例的可以使用一个或多个ip核制造的片上系统集成电路的示例性图形处理器3110的框图。图形处理器3110可以是图30的图形处理器3010的变体。图形处理器3110包括顶点处理器3105和一个或多个片段处理器3115a-3115n（例如，3115a、3115b、3115c、3115d，一直到3115n-1和3115n）。图形处理器3110可以经由单独的逻辑来执行不同的着色器程序，使得顶点处理器3105被优化以执行顶点着色器程序的操作，而一个或多个片段处理器3115a-3115n执行片段（例如，像素）着色操作以用于片段或像素着色器程序。顶点处理器3105实行3d图形流水线的顶点处理阶段并且生成图元和顶点数据。（一个或多个）片段处理器3115a-3115n使用由顶点处理器3105生成的图元和顶点数据来产生显示在显示设备上的帧缓冲器。在一个实施例中，（一个或多个）片段处理器3115a-3115n被优化以执行openglapi中提供的片段着色器程序，这些片段着色器程序可以被用来实行与如direct3dapi中提供的像素着色器程序类似的操作。图形处理器3110附加地包括一个或多个存储器管理单元（mmu）3120a-3120b、（一个或多个）高速缓存3125a-3125b以及（一个或多个）电路互连件3130a-3130b。一个或多个mmu3120a-3120b为图形处理器3110（包括为顶点处理器1305和/或（一个或多个）片段处理器3115a-3115n）提供虚拟至物理地址映射，除了存储在一个或多个高速缓存3125a-3125b中的顶点或图像/纹理数据之外，该虚拟至物理地址映射还可以引用存储在存储器中的顶点或图像/纹理数据。在一个实施例中，一个或多个mmu3120a-3120b可以与系统内的其他mmu（包括与图30的一个或多个应用处理器3005、图像处理器3015和/或视频处理器3020相关联的一个或多个mmu）同步，使得每个处理器3005-3020可以参与共享或统一的虚拟存储器系统。根据实施例，一个或多个电路互连件3130a-3130b使得图形处理器3110能够经由soc的内部总线或经由直接连接来与soc内的其他ip核对接。图32是图示了根据实施例的可以使用一个或多个ip核制造的片上系统集成电路的附加示例性图形处理器3210的框图。图形处理器3210可以是图30的图形处理器3010的变体。图形处理器3210包括图31的集成电路3100的一个或多个mmu3120a-3120b、（一个或多个）高速缓存3125a-3125b以及（一个或多个）电路互连件3130a-1330b。图形处理器3210包括一个或多个着色器核3215a-3215n（例如，3215a、3215b、3215c、3215d、3215e、3215f，一直到3215n-1和3115n），该一个或多个着色器核提供统一的着色器核架构，其中单个核或类型或核可以执行全部类型的可编程着色器代码，包括着色器程序代码以实现顶点着色器、片段着色器和/或计算着色器。存在的着色器核的确切数量可以在实施例和实现方式当中变化。附加地，图形处理器3210包括核间任务管理器3205，该核间任务管理器3205充当用以将执行线程分派给一个或多个着色器核3215a-3215n的线程分派器，以及用以使分块操作加速以用于进行基于图块的渲染的分块单元3218，其中针对场景的渲染操作在图像空间中被细分，例如来利用场景内的局部空间一致性或者来优化对内部高速缓存的使用。本发明的示例包括使用用于深度神经网络的改进的训练和学习的方法和系统。在一个示例中，对于方法，深度神经网络（dnn）包括：多个l层，其中l是整数。每层具有多个节点。对于多个层中的每个l层，每个l层的节点随机连接至l+1层中的节点。对于多个层中的每个l+1层，每个l+1层的节点以一对一的方式连接至后续l层中的节点。与每个l层的节点相关的参数是固定的。更新与每个l+1层的节点相关的参数。在一个示例中，随机生成针对给定l层的张量。在一个示例中，每个l+1层被指定为极端学习层。在一个示例中，训练被指定为极端学习层的每个l+1层。在一个示例中，深度神经网络包括多个l层，每层具有多个节点，其中l是整数。对于多个层中的每个l层，每个l层的节点随机连接至l+1层中的节点。对于多个层中的每个l+1层，每个l+1层的节点以一对一的方式连接至后续l层中的节点。与每个l层的节点相关的参数是固定的。更新与每个l+1层的节点相关的参数。在一个示例中，为每个l层的节点随机生成至l+1层中的节点的张量。在一个示例中，每个l+1层被指定为极端学习层。在一个示例中，仅训练被指定为极端学习层的l+1层。在一个示例中，一种用于服务器的系统包括：处理核、i/o控制器中枢和图形处理器。该处理核包括：具有多个l层的深度神经网络（dnn）。每个l层包括多个节点。对于多个层中的每个l层，节点随机连接至l+1层中的节点，其中l是整数。对于多个l层中的每个l+1层，每个l+1层的节点以一对一的方式连接至后续l层中的节点。i/o控制器中枢耦合到处理器核以提供网络、数据存储和dnn访问。图形处理器固定与每个l层的节点相关的参数，并且更新与每个l+1层的节点相关的参数。在一个示例中，图形处理器为dnn的给定l层的每个节点随机地生成张量。在一个示例中，图形处理器训练作为极端学习层的每个l+1层。在一个示例中，在包括输入层、输出层和多个隐藏层的深度神经网络中，一种方法包括：确定输入层的输入和与第一样本相关的输出层的标签。使用高斯过程回归来估计第二样本与第一样本之间的不同对的输入和标签之间的相似性。在一个示例中，为输入、输出和隐藏层中的节点计算张量。在一个示例中，使用高斯回归过程来计算张量，以估计第二样本与第一样本之间的不同对的输入和标签之间的相似性。在一个示例中，一种用于服务器的系统包括：处理核、i/o控制器中枢和图形处理器。该处理核包括：深度卷积神经网络（cnn）。i/o控制器中枢耦合到处理器核以提供网络、数据存储和cnn访问。图形处理器为cnn的输入层、输出层和多个隐藏层的节点计算张量。图形处理器还实行深度卷积高斯回归过程，以使用所计算的张量来估计第一样本与第二样本之间的不同对的输入和标签之间的相似性。在一个示例中，图形处理器对第一和第二样本实行深度卷积高斯回归过程。在一个示例中，至少一个机器可读介质包括在计算设备上执行的多个指令，以便于计算设备来实行一个或多个操作，其包括：为深度卷积神经网络（cnn）的输入层、输出层和多个隐藏层的节点计算张量；并且实行深度卷积高斯回归过程，以使用所计算的张量来估计第一样本与第二样本之间的不同对的输入和标签之间的相似性。在一个示例中，计算设备要实行一个或多个操作，包括对第一和第二样本实行高斯回归。前面的描述和附图要以说明性而非限制性的意义来看待。本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的较宽精神和范围的情况下，可以对本文中描述的实施例做出各种修改和改变。当前第1页12