一种双CPU构架的BMC芯片及其自主安全提高方法与流程

技术特征：

1.一种双CPU构架的BMC芯片，其特征在于，所述芯片包括安全控制CPU和ROM，所述ROM通过安全控制线连接所述安全控制CPU；

所述安全控制CPU通过安全控制线分别连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器。

2.根据权利要求1所述的双CPU构架的BMC芯片，其特征在于，所述安全控制CPU通过安全控制线显示系统模块、外设控制模块、USB控制器和PCIE控制器。

3.一种BMC芯片自主安全提高方法，其特征在于，所述方法包括：

ROM启动安全控制CPU；

当用户远程链接通过ETH控制器访问ARM CPU时，安全控制CPU接收用户远程链接的访问口令；

安全控制CPU调用加解密引擎对所述访问口令进行解密；

安全控制CPU将解密后的访问口令与所述EFUSE模块上的口令进行匹配，当匹配通过后，允许用户远程链接访问ARM CPU进行操作。

4.根据权利要求3所述的BMC芯片自主安全提高方法，其特征在于，所述当用户远程链接通过ETH控制器访问ARM CPU时，安全控制CPU接收用户远程链接的访问口令，包括：

所述ETH控制器产生中断信号，安全控制CPU接收所述中断信号。

5.根据权利要求3所述的BMC芯片自主安全提高方法，其特征在于，所述安全控制CPU将解密后的访问口令与所述EFUSE模块上的口令进行匹配，当匹配通过后，允许用户远程链接访问ARM CPU进行操作，包括：

获得匹配等级，根据所述匹配等级给出安全控制线相应的配置。