本发明涉及一种能够配置硬件的逻辑单元以及一种具有这样的能够配置硬件的逻辑单元的微型控制器。
背景技术：
常规的数字的硬件在运行时间期间不能改变。但是能够通过执行不同的软件来实现常规的硬件的不同的功能性。尤其作为常规的数字的硬件，在这方面应该是指处理器单元（所谓的微处理器或者cpu）。这样的处理器单元能够包括适宜的处理器或者处理器核或者由多个（至少两个）处理器核构成的多核处理器。处理器核通常具有用于计算算术和逻辑函数的算术逻辑单元（alu）并且此外具有局部的存储器。同样，专用的硬件加速器作为处理器的组成部分或者作为分立的构件应该配属于常规的数字的硬件。但是，相对于执行软件的处理器，所述硬件加速器的功能固定地布线，因而在这里不能处理程序代码。
与此相比，能够配置硬件的逻辑线路的硬件则并非不能改变，而是能够随时改变并且尤其能够借助于硬件描述语言（hdl）在硬件层面上能够重新编程或者重新配置。由此，能够为所述能够配置硬件的逻辑线路分配不同的功能性。用于能够配置硬件的逻辑线路的实施例是由能够配置的逻辑块（configurablelogicblock，clb）构成的复杂现场可编程门阵列（fpga）以及由能够编程的and和or矩阵以及输入和输出块所构成的简单构造的（复杂）可编程逻辑器件（cpld），下面将上述组件合称fpga。
为了重新配置fpga，能够给fpga的各个线路区域不同地布线。在此改变各个线路区域中的硬件元件的配置。借助于这些不同的配置来实现所述线路区域以及由此所述fpga的不同的功能或者功能性。这样的硬件元件比如能够是查找表（lut）、多路器（mux）、逻辑机构（比如可编程互联点）之间的信号线路和/或全局资源（时钟、vcc、gnd）。
技术实现要素：
按照本发明提出具有独立专利权利要求的特征的、一种能够配置硬件的逻辑单元以及一种具有这样的能够配置硬件的逻辑单元的微型控制器。有利的设计方案是从属权利要求及以下说明书的主题。
所述能够配置硬件的逻辑单元具有多个粗粒的、也就是拥有大于一个逻辑门的硬件元件以及控制元件。所述门在此在功能与彼此间的连接方面不能改变。所述控制元件被设立用于：尤其能够在正常运行的期间改变所述粗粒的硬件元件的配置。在此，所述能够配置硬件的逻辑单元尤其是一种结构上的单元、进一步尤其是集成线路的一部分。
一般来说，“粒度（granularität）”是指一个系统以何种程度由彼此能够区分的各个单元所组成。粗粒的系统由较少的、较大的粗粒的元件所组成，而细粒的系统由较多的、较小的细粒的元件所组成。
尤其能够在计算机架构的领域内通过逻辑门的数目并且随之尤其通过数学运算或者处理时间与通信或者数据交换之间的比例来描述所述粒度。在细粒的硬件元件（相应一个逻辑门）能够快速地在较短的处理时间内执行简单的逻辑运算，但是在各个元件之间频繁交换数据。与此相比，在粗粒的硬件元件中（相应多个逻辑门）尤其相应用较长的处理时间来执行复杂的运算，并且很少在各个元件之间交换数据。
“粗粒的硬件元件”由此尤其是指下述元件，所述元件能够相应地自动地执行复杂的数学运算，而没有为此彼此间交换数据。所述各个粗粒的硬件元件适当地相应构造为以下元件之一：高度复杂的元件像比如算术逻辑单元（alu）、存储存取单元、通信接口和/或不太复杂的单元比如比较器、加法器、乘法器、除法器、移位寄存器、桶式移位器、乘法累加单元、寄存器或者寄存器块、存储单元（比如ram、闪存器等等）、多路器（比如2:1-mux、m:n-mux）。
alu尤其计算算术和逻辑函数。alu能够有意义地作为算术函数来执行至少一个加法（add）并且作为逻辑函数来执行至少一个否（not）和联结（与联结，and）。优选alu作为算术函数也能够执行减法（sub）和/或比较（compare，cmp）和/或乘法（mul）和/或除法和/或加法的十进制调整（decimaladjustafteraddition）。优选alu也能够作为逻辑函数实施选言判断（或联结，or）和/或共价（异或联结，xor，eor）和/或右移和左移（右移、左移、算术右移：asr-arithmetischeshiftrechts、算术左移：asl-arithmetischeshiftlinks、lsr-逻辑右移、lsl-逻辑左移）和/或左转和右转（rol、ror）和/或寄存器操纵和/或位变化（设置、删除和测试位）和/或位和字节的重新分类和/或aes指令和/或crc指令。
通过各个彼此连接的粗粒的硬件元件来提供一种复杂的计算单元。“粗粒的硬件元件的配置”是指来自可用的可行方案的粗粒的硬件元件的功能的具体化并且尤其也是指各个元件的连接结构的具体化。通过所述配置的改变，这个计算单元由此能够在硬件层面上对所述元件的功能进行（重新）配置并且以不同的方式将所述元件（重新）彼此连接起来，并且由此能够在硬件层面上使所述计算单元与不同的算法相匹配。
传统的能够配置硬件的逻辑线路、比如fpga或者cpld通常仅仅具有细粒的硬件元件，所述细粒的硬件元件的配置此外只能通过外部的预先规定来改变。这样的传统的能够配置硬件的逻辑线路由此可以视为（集成）电路，能够在硬件层面上在专门的编程阶段中对所述（集成）电路进行编程。这也适用于具有用于进行部分的（局部的）再配置的可行方案的fpga。在这里，预先提供相应的数目的功能确定的再配置可行方案，但是在这里也根据外部的预先规定来改变所述再配置可行方案，其中借助于局部的再配置在相应专门的重新编程阶段中相应地重新对相关的fpga部件进行编程并且将其连接起来。所述经过改变配置的fpga部件在此改变所述逻辑函数本身。
与此相比，所述按本发明的能够配置硬件的逻辑单元代表着复杂的计算单元，该计算单元的粗粒的硬件元件能够在内部通过所述控制元件在功能方面配置并且彼此重新连接。所述各个粗粒的硬件元件的内部的逻辑功能在此相应固定地布线并且由此与传统的能够配置硬件的逻辑线路相比没有变化，其只能在预先给定的灵活性的范围内配置和运行。
传统的能够配置硬件的逻辑线路的重新配置或者再配置由额外的单元来控制、实施和监控，所述额外的单元不是所述逻辑线路本身的组成部分，而是额外的外部的单元，该额外的外部的单元从外部将相应的控制信号传输给所述传统的逻辑线路。这样的传统的能够配置硬件的逻辑线路由此应该麻烦地集成到复杂的计算单元、像比如微型控制器中，因为所述相应的计算单元除了其另外的任务不得不实施对于所述逻辑线路的重新配置或者再配置的控制。
与此相比，所述按本发明的能够配置硬件的逻辑单元的重新配置或者再配置由所述控制元件并且因此由所述逻辑单元本身、也就是从内部来控制、实施和监控。所述逻辑单元由此能够独立地并且自动地本身来改变配置。与对于传统的能够配置硬件的逻辑线路的编程不同，所述按本发明的逻辑单元没有专门的明确的编程周期。换而言之，所述（改变）配置在正常的运行中作为总算法的组成部分来进行。所述能够配置硬件的逻辑单元由此以特别有利的方式被设立用于：尤其从内部作为正常的运行的组成部分并且尤其在没有从外部进行改变配置的必要性的情况下在正常的运行期间实施（改变）配置。
所述能够配置硬件的逻辑单元能够特别有利地被集成到上级的计算单元、比如微型控制器中。通过本身重新自我配置的可行方案，所述能够配置硬件的逻辑单元能够适当地本身与所述上级的计算单元的变化的要求相匹配或者与应该由其实施的应用相匹配或者借助于有待处理的数据来调整。
所述能够配置硬件的逻辑单元能够在所述上级的计算单元中适当地与不可变化的硬件相组合并且能够与其尤其交换数据或者信号。通过这样的组合能够将能够配置的和不能配置的硬件的优点统一起来。不可改变的、用于执行软件的硬件拥有最大的灵活性的优点并且能够用于不同的问题情况，因为能够灵活地开发相应的用于不同的应用领域的软件。但是，这样的执行软件的硬件的效率受到了限制。硬件加速器作为处理器的组成部分或者作为分立的构件同样具有不可改变的、通常很有效率的硬件，但是拥有小的灵活性，因为这样的硬件加速器的功能固定地布线（festverdrahtet），因而在这里不能处理程序代码。
能够通过能够配置硬件的逻辑单元在仍然高的灵活性的情况下实现高的效率，因为这种能够配置硬件的逻辑单元能够在硬件层面上为了处理特殊的问题情况而具体地被配置并且用所述粗粒的硬件元件的不同的配置来独立地完成不同的任务或者应用（也就是说在处理复杂的算法的期间在没有从外部来控制的费时的改变配置的情况下）并且由此以高的效率来完成不同的任务或者应用。
所述控制元件有利地被设立用于：检查所述粗粒的硬件元件中的至少一个粗粒的硬件元件的（当前的）配置或者当前的状态，并且作为这种检查的结果来改变所述粗粒的硬件元件的（当前的）配置。关于所述粗粒的硬件元件的当前的配置的信息尤其是所述粗粒的硬件元件的状态的组成部分并且在这里适当地相应地存在。但是，所述信息也能够被存放在所述控制元件中。下面尤其仅仅对第一种情况进行详细描述，但是后一种情况应该以类似的方式同样被包含在内。
通过这种对于所述粗粒的硬件元件的当前的配置或者当前的状态的检查或者测评，所述控制元件也能够被视为测评线路。尤其所述控制元件在这种检查的过程中根据这种检查的结果来选出所存放的样本配置并且如此改变所述当前的配置，使得其符合新选出的样本配置。通过所存放的样本配置（muster-konfiguration）的改变，由此能够改变所述逻辑单元的配置。
尤其也能够对所述控制元件进行配置。通过这样的配置，能够尤其根据对所述逻辑单元的变化的要求或者根据所述逻辑单元应该执行的应用来灵活地控制所述控制元件。尤其能够通过这样的配置来操控所述控制元件，以用于改变所述逻辑单元的配置。
优选所述能够配置硬件的逻辑单元具有第二控制元件，所述第二控制元件被设立用于：改变所述控制元件的配置。为了进行更加清楚的区分，下面将至此为止被称为控制元件的元件在没有限制普遍性的情况下称为“第一控制元件”。所述第二控制元件由此优选被设立用于：操控所述第一控制元件。尤其所述第一控制元件检查所述第二控制元件的当前的自身的配置或者当前的状态、尤其是其配置预先规定。如果第一控制元件的当前的配置和第二控制元件的配置预先规定相互有别，所述第一控制元件就适当地使其配置与所述第二控制元件的配置预先规定相匹配。比如，能够通过这种方式来改变所存放的样本配置，使得通过这样的操控来指示所述第一控制元件相应地改变所述逻辑单元的配置。
所述第二控制元件又能够适当地由所述逻辑单元本身、也就是从内部来配置或者操控并且/或者从外部、也就是由外部的与所述逻辑单元相连接的单元来配置或者操控。通过对于所述第二控制元件的这样的配置或者操控来指示所述第二控制元件相应地操控所述第一控制元件。
所述能够配置硬件的逻辑单元有利地具有第三控制元件，所述第三控制元件被设立用于：检查所述粗粒的硬件元件中的至少一个粗粒的硬件元件的配置或者状态，并且/或者检查所述第二控制元件的配置，并且作为这种检查的结果来改变所述第二控制元件的配置。由此，所述第二控制元件能够从内部、也就是由所述逻辑单元本身来改变配置。尤其所述第三控制元件检查各个粗粒的硬件元件的当前的配置和当前的状态以及所述第二控制元件的当前的配置。在此，能够适当地动态地在所述逻辑单元的运行中通过所述第三控制元件来改变所述第二控制元件的配置或者相应地操控所述第二控制元件。
单独的第二控制元件为所述第一控制元件相应地、尤其是准静态地预先给定一种配置，而所述第三控制元件则能够根据对于所述第二控制元件的动态的操控或者配置变化以特别有利的方式从内部实现所述能够配置硬件的逻辑单元连同其粗粒的硬件元件的、由此引起的动态的配置变化。
为了配置所述第二控制元件，能够在所述第三控制元件中对配置参数进行测评，从而比如根据中间结果比如设定动态的阈值，能够实施输入样本的追踪，能够比如同样根据中间结果来选择备选的计算方法，能够动态地改变各个状态的逻辑上的联结和/或实施多级的测评。
通过这种方式能够适当地实现这一点：所述逻辑单元能够在运行时间或者在运行期间主动地自动地改变其硬件配置。通过所述第三控制元件尤其根据所述粗粒的硬件元件的当前的配置或者当前的状态来对所述第二控制元件进行相应的配置/操控，由所述逻辑单元本身来指示所述第二控制元件相应地配置或者操控所述第一控制元件，使得所述第一控制元件相应地改变所述逻辑单元的硬件配置。
优选所述能够配置硬件的逻辑单元具有用于接收控制信号的接口，其中所述能够配置硬件的逻辑单元被设立用于：根据所述控制信号的接收情况来改变所述第二控制元件的配置。由此，能够从外部对所述第二控制元件进行配置，方法是：相应的外部的单元传输这样的控制信号。能够适当地为此目的通过所述控制信号也间接地传输由所述第三控制元件来测评的配置值。作为所述第二控制元件的补充方案或者替代方案，所述第三控制元件本身也能够具有这样的接口，从而将所述配置值由所述外部的单元来直接传输给所述第三控制元件并且在那里对其进行测评。下面尤其仅仅对第一种情况进行详细描述，但是后一种情况应该以类似的方式同样被包含在内。尤其通过这种配置，能够设定阈值和/或一定数目的循环过程和/或有待测评的各个状态及其逻辑上的联结。由此，同样能够适当地实现这一点：不仅能够从内部由所述逻辑单元本身而且也能够从外部通过另外的单元来改变所述逻辑单元的硬件配置。
为了降低三个控制元件的复杂性，能够拆开这些控制元件。尤其有利的是，为每个粗粒的硬件元件分配刚好一个第一控制元件、一个第二控制元件和一个第三控制元件。在此，所述控制元件能够处于所述粗粒的硬件元件的外部或者变成所述粗粒的硬件元件的组成部分。
必要时通过拆开而去除耦联的控制元件尤其设有输入及输出接口以及同步机构。所述输入接口尤其能够识别并且读入其它的控制元件的输入数据并且识别和实现计算的开始期望。所述输出接口能够适当地将输出数据发送给其它的控制元件并且必要时传输计算的状态和结束。所述同步机构用于在功能上并且在时间上正常的流程、尤其是所述输入数据的接收、计算的开始、必要时另外的数据的要求、内部的进展控制、计算的结束、计算结果及计算进展在所述输出接口上的输出。
去除耦联的控制元件通过输入及输出接口来彼此间优选交换以下信息：当前的状态、比如用于接受新的计算的准备的信息通报、已接收输入数据的情况、计算方法的进展、计算的（未）结束、输出数据的可用性、故障的出现、比如通过明确的id的分派或保持进行的明确的鉴别或者将状态或者数据分配给计算步骤的情况、id的开始或者继续计数等等。
按照一种特别优选的设计方案，所述能够配置硬件的逻辑单元被设立用于：作为组件被集成到所述微型控制器中。所述能够配置硬件的逻辑单元在此尤其作为正常的外围设备来集成，从而能够在所述能够配置硬件的逻辑单元与所述微型控制器的另外的组件、像比如处理器或者多核处理器、存储单元（ram、闪存器等等）、其它的外围组合件（协处理器、dsp、接口控制器等等）等等之间进行通信。通过由逻辑单元和另外的尤其不可改变的硬件单元构成的组合，能够实现所述微型控制器的高的效率和灵活性。由此还能够适当地改变所述微型控制器的硬件的至少一部分，用于能够对变化的要求或者对项目所特有的应用情况作出反应。由此比如还能够在开发过程的后来的阶段中将下述功能加入到所述微型控制器中，所述功能能够直接在硬件层面上以高的效率来实施。
所述能够配置硬件的逻辑单元有利地具有接口，所述接口被设立用于：将所述能够配置硬件的逻辑单元与所述微型控制器的内部的通信系统传输数据地连接起来。这个内部的通信系统适当地构造为总线系统并且/或者构造为信号线、比如微型控制器总线、系统总线以及中断线或者比如故障输出线。所述能够配置硬件的逻辑单元在此能够作为从设备或者也作为主设备被集成到所述通信系统中，并且尤其能够借助于存储器直接存取（directmemoryaccess，dma）直接通过所述通信系统来存取比如所述微型控制器的存储元件（工作存储器、ram）、其它的外围设备等等。
所述能够配置硬件的逻辑单元有利地具有接口，所述接口被设立用于：将所述能够配置硬件的逻辑单元与所述微型控制器的外部的通信系统传输数据地连接起来。这个外部的通信系统适当地构造为总线系统并且/或者直接通过i/o引脚、比如spi、can、flexray、以太网来构成并且/或者比如构造为输入引脚或者输出引脚或者组合的输入/输出引脚。所述能够配置硬件的逻辑单元在此能够作为从设备或者也作为主设备被集成到所述通信系统中。
优选所述内部的和外部的接口此外被设立用于：与另外的处于所述微型控制器的内部或者外部的组件交换数据和/或控制信号。由此能够由所述逻辑单元通过所述接口将输出数据传输给另外的组件并且从这些另外的组件接收输入数据。通过所述接口借助于基于地址的和/或非基于地址的存取尤其能够实现从数据和/或控制寄存器、内部的存储单元、中断线、其它的信号线接收数据或者将数据发送到所述数据和/或控制寄存器、内部的存储单元、中断线、其它的信号线上。通过所述接口交换的数据能够用于控制所述逻辑单元并且/或者是计算的输入或输出数据。
所述能够配置硬件的逻辑单元适当地如此设计或者适当地如此在功能、效率和数目这些方面来选择所述各个粗粒的硬件元件，使得能够描绘所有必需的计算要求并且用于有待实施的数学运算的效率足够高并且等数时间足够小，以用于满足总系统要求。比如，粗粒的硬件元件能够如此设置并且结构化，使得这些粗粒的硬件元件比如通过并行的结构或者指令的并行的执行或者所谓的管道结构来有利地提高效率并且/或者降低等数时间，按照所述管道结构将有待执行的指令分解为部分指令。
所述能够配置硬件的逻辑单元的结构上的构造、尤其是所述粗粒的硬件元件的整体及其能够调节的配置可行方案、尤其还有其各个元件的连接结构适当地以数据流图表为依据并且/或者以状态机（“statemachine”）为依据。在此，所述数据流图表的功能元件相当于所述能够配置硬件的逻辑单元的粗粒的硬件元件。所述数据流图表的数据流相当于所述能够配置硬件的逻辑单元的连接结构。所述能够配置硬件的逻辑单元在此能够优选以等效的粗粒的硬件元件的形式来预先提供所有同时被利用的功能元件并且以等效的连接结构的形式来预先提供所述数据流图表的数据流。由此，所述能够配置硬件的逻辑单元能够完全得到描绘并且本身封闭地显示，包括相应的用于通往剩余的微型控制器的接口。
调节技术的算法典型地作为数据流图表并且/或者作为状态机来建模。因此，特别有利地是一种用于将相应的作为数据流或者与数据流相类似地显示的算法或者调节器结构直接地映射或者描绘到所述能够配置硬件的逻辑单元中的方法，从而使这种映射或者描绘尤其自动化（比如通过代码产生）。通过这种方式能够实现一种开发过程，该开发过程用初始的建模（比如以simulink、ascet）来开始。在确定所述算法并且将其映射到数据流图表和/或状态机中之后，能够推导并且尤其在程序支持的情况下并且由此自动化地来编制所述能够配置硬件的逻辑单元的结构、所述粗粒的硬件元件的总体及其配置可行方案。
按本发明的微型控制器具有按本发明的能够配置硬件的逻辑单元。按本发明的微型控制器的优点和优选的设计方案从前面的描述中以类似的方式来得出。所述微型控制器适当地被设置用于控制器中、尤其是用在机动车的控制器中。
本发明的另外的优点和设计方案从说明书和附图中得出。
附图说明
本发明借助于实施例在附图中示意性地示出并且下面参照附图进行描述。其中：
图1示意性地示出了按本发明的能够配置硬件的逻辑单元的一种优选的设计方案；
图2示意性地示出了按本发明的微型控制器的一种优选的设计方案；并且
图3示意性地示出了按本发明的能够配置硬件的逻辑单元的一种优选的设计方案的另一视图。
具体实施方式
按本发明的能够配置硬件的逻辑单元的一种优选的设计方案在图1中示意性地示出并且用100来表示。
所述能够配置硬件的逻辑单元100具有多个粗粒的、也就是拥有大于一个逻辑门的硬件元件，比如第一alu110、第二alu120、第一连接结构130、第二连接结构140、比较器150、存储单元160、第一接口170和第二接口180。
所述存储单元160比如构造为ram。所述第一连接结构130比如构造为2:1多路器并且所述第二连接结构140构造为m:n多路器。所述第二连接结构140比如也能够构造为总线系统。
能够改变所述各个粗粒的硬件元件110到180的配置或者连接结构，从而能够在硬件层面上重新确定所述能够配置硬件的逻辑单元100。为此目的，所述逻辑单元100具有由控制元件190构成的系统，该系统被设立用于：如后面参照图3详细解释的那样来改变所述粗粒的硬件元件110到180的配置。
所述能够配置硬件的逻辑单元100尤其能够有利地作为组件被集成到微型控制器中。
这样的按本发明的微型控制器的一种优选的设计方案在图2中示意性地示出并且用200来表示。
所述微型控制器200比如能够用在机动车的控制器中。所述微型控制器200具有内部的通信系统201，该内部的通信系统比如构造为微型控制器总线。通过所述通信系统201，多个内部的组件彼此传输数据地相连接。
这样的组件比如是处理器单元（比如处理器核）211、212、213以及另外的外围元件、像比如以ram存储器的形式构成的存储单元221、用于将所述微型控制器200与传感器连接起来的输入端222（比如总线接口、数字输入端、adc等等）以及用于将所述微型控制器200与执行器连接起来的输出端223（比如总线接口、数字输出端、dac等等）。
此外，所述微型控制器200能够具有外部的通信系统202，所述外部的通信系统比如构造为总线系统并且/或者直接通过i/o引脚来构成。通过所述通信系统202，多个微型控制器外部的组件彼此传输数据地相连接。这样的组件比如是另一个微型控制器300、asic400和另一个分立的结构元件500。
作为另外的外围元件，按照图1的能够配置硬件的逻辑单元100通过其接口170与所述通信系统201传输数据地相连接并且通过另一个接口180与所述通信系统202传输数据地相连接。
通过所述接口170以及180，所述能够配置硬件的逻辑单元100能够与所述微型控制器200的另外的组件并且与外部的组件300、400、500交换数据和信号。尤其所述能够配置硬件的逻辑单元100能够通过所述接口170来接收控制信号，按照所述控制信号能够改变所述粗粒的硬件元件110到180的配置。所述能够配置硬件的逻辑单元100也能够如下面参照图3所描述的那样额外地主动地由自身来改变所述配置。
在图3中示意性地以另一视图示出了按照图1的能够配置硬件的逻辑单元100。所述粗粒的硬件元件在图3中为简明起见没有明确地各个示出，而是通过元件101表明。
如在图3中所示出的那样，所述由控制元件190构成的系统具有第一控制元件310、第二控制元件320和第三控制元件330。
所述第一控制元件310检查所述粗粒的硬件元件101的当前的配置或者当前的状态，这通过附图标记311a表明。作为这种检查的结果，所述第一控制元件310能够改变所述粗粒的硬件元件101的当前的配置，这通过附图标记311b表明。所述第一控制元件310控制、监控并且实施这种改变配置。
所述第二控制元件320能够改变并且相应地操控所述第一控制元件310，这通过附图标记321表明。所述第一控制元件310尤其同样检查所述第二控制元件320的当前的配置预先规定。如果所述第一控制元件310的当前的配置和所述第二控制元件320的配置预先规定相互有别，所述第一控制元件310就使其配置适当地与所述第二控制元件320的配置预先规定相匹配。
由此，所述第二控制元件320能够指示所述第一控制元件310来改变所述粗粒的硬件元件101的配置。
通过所述第二控制元件320的配置的改变，由此能够指示所述第一控制元件310来改变配置所述粗粒的硬件元件101。所述第二控制元件320的这种配置以及由此所述粗粒的硬件元件101的改变配置能够由所述能够配置硬件的逻辑单元100本身从内部来实施或者也能够由所述微型控制器200的另外的组件来实施。
对于后一种情况来说，所述微型控制器200的相应的组件、比如所述处理器单元211能够将相应的控制信号322传输给所述能够配置硬件的逻辑单元100。根据这种信号，比如通过设定阈值或者一定数目的循环过程的方法并且通过选择有待测评的各个状态及其逻辑上的联结的方法，相应地从外部来配置所述第二控制元件320。
为了从内部通过所述逻辑单元100本身来配置所述第二控制元件320，设置了所述第三控制元件330。所述第三控制元件330检查各个粗粒的硬件元件101的当前的配置和状态，这通过附图标记331表明，并且检查所述第二控制元件320的当前的配置，这通过附图标记332a表明，并且能够在这种检查的基础上在所述逻辑单元100的运行中动态地配置所述第二控制元件320，这通过附图标记332b表明，比如通过阈值的动态的设定、输入样本的追踪、备选的计算方法的选择、各个状态的逻辑上的联结的动态的改变等等。