动态可重构高速串行总线的中断请求装置的制作方法

本实用新型涉及一种嵌入式系统总线的中断请求装置，尤其涉及一种动态可重构高速串行总线的中断请求装置。

背景技术：

信息物理系统(Cyber-Physical Systems，以下简称为CPS)是通过计算、通信与控制技术的有机结合，将信息处理与物理感知执行深度融合，实现计算资源与物理资源协调工作的新一代智能系统。CPS通过一系列计算单元和物理对象在网络环境下的高度集成与交互，来提高系统在信息处理、实时通信、远程精准控制以及组件自动协调等方面的能力，是时空多维异构的混杂自治系统，具有实时、安全、可靠、高性能等特点。CPS通过集成先进的感知、计算、通信、控制等信息技术和自动控制技术，构建了物理空间与信息空间中多种要素相互映射、实时交互、高效协同的复杂系统，实现系统内资源配置和运行的按需响应、快速迭代、动态优化。

CPS强调计算和物理的紧密结合，同时也强调网络化，核心仍然是信息处理。数据感知则是CPS实现实时分析、科学决策的基础，是CPS数据闭环流动的起点。通过指令控制执行单元作用于物理世界，使其按照期望状态进行演化，则是CPS的一个重要目的。为适应传感器泛在接入、多源感知融合的需求，CPS对于异构信息应当具有很好的适应能力，同时允许系统中部件动态的退出和接入。

目前CPS、物联网感知数据的一个主要途径是依靠无线传感器网络进行数据采集。然而，在大量的工业生产现场、嵌入式控制等领域，由于受到噪声、信号衰减、报文冲突等因素的制约，无线传感器网络在实时性、精准性、可靠性等方面难以满足应用要求。传统的基于总线网络连接的嵌入式分布式处理系统，由于在总线速率、容错能力、节点同步、异构扩展等方面缺乏足够的支持，也难以满足CPS、物联网在异构接入、动态连接、可靠性、实时性等方面的发展需求。同时，各种无线网络及高速总线，大多缺乏设备间的中断支持，难以给CPS、物联网应用中各设备之间事件快速实时响应提供良好支持。

动态可重构高速串行总线(UM-BUS)是针对系统小型化与嵌入式一体化设计提出的一种能够将冗余容错与高速通信有机统一，具备远程扩展能力的高速串行总线。如图1所示，它采用基于MLVDS(Multipoint Low Voltage Differential Signaling，多点低压差分信号)技术的总线型拓扑结构，支持多节点直接互连，最多可使用32条通道并发传输通信，通信速率可达6.4Gbps。在通信过程中，如果某些通道出现故障，总线控制器可实时地监测出来，将数据动态分配到剩余有效通道上进行传输，实现动态重构，对通信故障进行动态容错。

UM-BUS总线采用主从命令应答的通信模式，通过数据包的形式进行信息交互。连接在总线上的通信节点按功能不同可分为主节点、从节点和监控节点，总线通信过程总是由主节点发起，从节点响应来完成的。UM-BUS总线具有时间同步功能，可保证总线各个节点之间时间系统的精确同步。UM-BUS总线支持单主(Signal Master)通信与多主(Multi Master)通信两种通信模式。在多主模式下，总线上可以存在多个主节点，多个主节点间需要通过可变时隙轮转的仲裁方式来竞争总线使用权。

UM-BUS总线通信过程只能由主节点发起，主节点可以对其它节点内部功能单元按地址读写访问，可支持IO空间、存储空间和属性空间三种地址空间，其中属性空间大小1KB，IO空间大小64KB，存储空间256TB。可为CPS、物联网的传感器与执行单元的即插即用、数据方法属性封装、高速可靠连接、异构实时接入等提供技术支撑。

UM-BUS总线支持中断处理，总线上的任何节点都可以通过共享中断信号线向任何一个或多个总线主节点进行中断请求。

针对UM-BUS总线的特点及CPS、物联网的应用需求，本实用新型提出一种基于编码仲裁的总线中断请求装置，用来满足CPS、物联网应用场景下，UM-BUS总线节点事件通知与快速实时响应的需求。

技术实现要素：

本实用新型的目的在于设计一种适于UM-BUS总线结构的低开销、高效率中断请求装置，满足UM-BUS总线在CPS、物联网应用环境下设备节点之间事件中断请求处理的实时性与可靠性要求。

为实现上述目的，本实用新型所采用的技术方案为：

一种动态可重构高速串行总线的中断请求装置，其特征在于：所述动态可重构高速串行总线的中断请求装置包括向量构造器、串行发送器、驱动器和向量检测器；所述向量构造器在总线节点有中断请求时，根据中断请求的原因、优先级要求、目标节点等构造中断请求向量，送串行发送器发送；所述串行发送器根据向量检测器送来的中断信号线空闲指示，将中断请求向量转为串行数据流，送驱动器输出；所述驱动器为开集电极(或等效形式)输出型双向驱动电路，将串行发送器送来的串行数据流输出到中断信号线上，并将中断信号线的电平值转换为逻辑值后，送向量检测器；所述向量检测器进行中断信号线空闲检测、中断事件完成检测和信号回读检测。

本实用新型实现的动态可重构高速串行总线的中断请求装置，可以采用信号线与方式进行中断优先级仲裁，解决总线上多个节点通过在共享中断信号线向主节点进行中断申请的冲突问题，可以提高动态可重构高速串行总线中断请求效率与中断处理的实时性。

附图说明

图1是UM-BUS总线的拓扑结构图；

图2是UM-BUS总线协议层次模型图；

图3是UM-BUS总线数据传输过程与数据通路示意图；

图4是UM-BUS总线中断信号线连接示意图；

图5是总线节点内部中断请求逻辑电路结构图；

图6是基于本实用新型的中断向量组成示意图；

图7是基于本实用新型的中断请求发送流程图。

具体实施方式

如图1所示，UM-BUS总线采用基于M-LVDS(TIA/EIA-899)的多通道智能动态冗余的总线型拓扑结构，最多支持30个通信节点直接互连，不需要路由或中继设备；使用2～32个通道并发传输数据，最大通信速率可达6.4Gbps；通道如果出现故障，可通过通道动态冗余及故障重构技术自动屏蔽故障通道，在剩余健康通道上继续通信；采用主从应答的通信方式，可为系统提供远程存储访问及非智能扩展能力。

UM-BUS总线上的节点按功能不同可划分为主节点，从节点及监视节点，一次通信过程只能由主节点发起，并且由从节点或其它主节点响应，监视节点用于监视总线上的通信过程。节点间通过数据包的形式交互信息。UM-BUS总线主控节点可以对其它节点内部功能单元按地址读写访问，可支持IO空间、存储空间和属性空间三种地址空间，IO空间与属性空间只能按字进行访问，且不可缓冲，存储空间则只能按页进行读写访问，且需要在本地进行缓冲。

UM-BUS总线的通信协议层次模型如图2所示，从上到下依次为处理层、数据链路层、物理层，其中处理层负责对整个总线的管理、协议封装和对上层应用接口的转换。数据链路层又分为传输子层和MAC子层两部分，传输子层根据现存的有效线路对数据进行分组和动态重构；MAC子层负责通信线路检测，向传输子层提供通道健康状况信息，完成对通道传输信息进行二次打包和解包，实现总线节点的时间同步。物理层是协议的最底层，它为数据通信提供传输媒体及互连设备，实现了网络的物理连接、完成了串并转换、8b/10b编解码、时钟同步等功能，为总线提供可靠的通信基础。

总线节点在通信过程中采用数据包的形式在不同协议层之间进行数据传输，数据传输过程如图3所示。数据通信时，在发送端，处理层从上层接口获得数据并存储到数据缓冲区，在传输子层根据MAC子层提供的有效线路信息将数据包动态均衡地分配到有效通道上，在物理层将分组数据包装后，经8b/10b编码成比特流发送到链路上。在接收端，物理层将收到的数据进行时钟同步、8b/10b解码、串并转换后，将通道数据解包，然后在传输子层根据MAC子层提供的有效线路信息将数据进行动态组织并存储在数据缓冲区，最后由处理层交给应用层处理。

在多主通信模式下，主节点必须在获得总线使用权之后才能从物理层向总线发送数据，启动一次总线通信过程。UM-BUS总线具有时间同步功能，工作时，总线上所有节点处于时间同步状态。

UM-BUS总线在所有节点之间，设置专门的共享中断信号线。如图4所示，总线所有节点均可以通过OC(开集电极)或等效方式，采用串行编码方式，向共享中断信号线发送中断请求向量，向总线主节点提起中断请求；同时，所有节点也可以从共享中断线上接收信号，获取中断线上传输的信息。

基于上述UM-BUS总线工作原理，本实用新型的中断请求方法的一种具体实施方式如下：

为叙述方便，假设UM-BUS总线上共有6个主节点和10个从节点，各主节点的节点号定义为1～6，各从节点的节点号定义为11～20；总线中断信号线数据传输速率为1Mbps，即各节点中断请求信号串行转换时钟为1MHz，传送1个数据位的时间为1000ns；总线长度为20m，距离最远的两个节点间信号传送时间小于100ns。同时，假设UM-BUS的中断信号线采用双冗余形式，即中断信号线为两条，传输同样的数据。总线上所有节点处于时间同步状态，各节点中断请求信号串行转换时钟同步误差不大于100ns。

在UM-BUS总线节点控制器内部设置一个中断请求逻辑电路，用来生成中断请求向量，并控制中断请求向量的发送。如图5所示，该中断请求逻辑电路包括向量构造器、串行发送器、驱动器和向量检测器。

向量构造器在本节点有中断请求时，根据中断请求的原因、优先级要求、目标节点等构造中断请求向量，送串行发送器发送。中断请求向量如图6所示。

串行发送器根据向量检测器送来的中断信号线空闲指示，将中断请求向量，按1Mbps的速率，转为串行数据流，送驱动器输出。

驱动器为两个OC输出型双向驱动电路，将串行发送器送来的串行数据流输出到两条冗余的中断信号线上，并将两条中断信号线的电平值相与后，送向量检测器。

向量检测器完成两个功能：1)中断信号线空闲与中断事件完成检测，生成中断信号线占用标志给串行发送器。在空闲态下，当中断信号线变为低电平，表示有节点占用中断信号线发送中断请求向量，生成中断信号线占用标志给串行发送器。当一个中断请求向量发送完成后，如果在预定的等待时间内中断请求事件消失，则判定中断事件完成，并撤消中断信号线占用标志，否则判定中断事件超时未完成，重新启动中断请求向量发送过程。当中断信号线长期为高电平时，认为中断信号线处于空闲状态，将中断信号线占用标志置为无效；2)信号回读检测，串行发送器每发送1位数据后，在500ns(在数据位的中间点)后，将发送的数据与驱动器送来的中断信号线电平进行比较，如果不一致，说明有其它节点也同时在发送具有更高优先级的中断请求，生成指示信号送串行发送器，终止本节点的中断请求向量发送过程。

在本实施例中，中断请求向量由起始位、优先级选择、中断事件、源节点、目标节点和校验位组成，如图6所示。其中起始位固定为0，表示一个中断请求向量的开始；优先级选择为1位，为0表示高优先级，为1表示低优先级；中断事件是以编码方式表示的中断请求原因，共4位，可以表示0-15共16种事件；源节点号为发出中断请求的节点的编号，共5位，按UM-BUS总线规定取值为1-30；目标节点号为接受中断请求进行中断处理的主节点的编号，共5位，取值1-7，对应主节点1-7，取值为0时，表示所有主节点；校验位占1位，由优先级选择、中断事件、源节点号和目标节点号的所有位按位异或生成。当目标主节点收到一个中断请求向量时，将优先级选择、中断事件、源节点、目标节点和校验位按位进行异或，如果为0表示中断向量校验正确，否则校验错误。

中断请求向量在发送时，按照起始位、优先级选择、源节点号、中断事件、目标节点号、校验位的顺序，逐一发送，最先发送起始位，最后发送校验位，源节点号、中断事件、目标节点号发送时高位在前，低位在后。

UM-BUS总线上的任何一个节点都可以使用图5所示的中断请求逻辑电路按以下方法与步骤，通过中断信号线，向一个或多个总线主节点发送中断请求：

(1)当一个节点需要向主节点申请中断时，首先根据中断事件，由向量构造器构造一个中断请求向量，然后转步骤(2)。

(2)利用向量检测器检测中断信号线是否被其它节点占用，如果中断信号线未被其它节点占用，转步骤(3)进行中断向量发送，否则等待中断信号线被其它节点释放后，转步骤(3)进行中断向量发送。

(3)由串行发送器，按1Mbps速率，以串行方式向中断请求线发送中断请求向量。在发送过程中，向量检测器持续监测中断信号线上的状态，对中断信号线上状态进行回读检测，如果中断信号线上的状态值与本节点发送值不相同，说明有更高优先级的中断请求也在由其它节点同时发送，本节点串行发送器立即停止中断请求向量的发送，转步骤(2)，等待其它节点释放中断信号线后重新开始发送；如果中断信号线上的状态值与本节点发送值相同，本节点持续发送中断请求向量。中断请求向量正确发送完成后，转步骤(4)；

(4)中断请求向量发送完成后，延迟约定的时间，如果中断请求事件消失，表示主节点进行了中断响应，则结束中断请求过程；否则，可能是主节点未响应中断请求，也可能是中断请求向量传送错误，也可能是产生了新的中断事件，转步骤(1)重新开始中断请求过程。

总线上的一个主节点收到中断请求向量后，首先对中断请求向量进行校验，校验正确后，如果中断请求向量的目标节点号与该主节点的节点号相符，说明该中断请求是给本节点的，则向处理器发送中断请求，并将中断源节点号、中断事件、优先级选择及可能的数据放入相应的寄存器，供处理器读取处理。如果中断请求向量的目标节点号是0，则认为这是一个全局中断请求，所有的主节点都需要响应，同样向处理器发送中断请求，并将中断源节点号、中断事件、优先级选择及可能的数据放入相应的寄存器，供处理器读取处理。如果中断请求向量的目标节点号不是0，也与该主节点的节点号不相符，则忽略该中断请求。

本实用新型实现的动态可重构高速串行总线的中断请求装置，解决了动态可重构总线上中断请求的快速传输、识别及优先权仲裁问题，减少了总线节点对中断原因进行判别的查询时间，提高了总线中断传输与处理的效率与实时性。

在不脱离本实用新型精神的范围内，本实用新型可以具有多种变形，如：中断信号驱动方式、中断请求向量的组成、中断请求向量各部分的传输顺序等，均可在不同的实施中改变。这些变形也包含在本实用新型所要求保护的范围之内。