一种基于LVDS接口的数据传输系统的制作方法

本实用新型涉及数据传输技术领域，尤其涉及一种基于LVDS接口的数据传输系统。

背景技术：

LVDS(Low Voltage Differential Signaling)，低压差分信号传输，是一种满足高性能数据传输应用的新型技术，广泛应用于图像信号和控制信号的传输。

目前，LVDS数据传输系统中，LVDS电缆都是通过连接器和FPGA引脚直接连接。由于FPGA本身的引脚较为脆弱，当连接器和电缆出现接触不良或热插拔时极易损坏FPGA芯片。并且，FPGA芯片的成本较高且更换不易。因此，现有的LVDS数据传输系统由于存在以上所述的问题会提高维护成本。

技术实现要素：

本实用新型主要解决的技术问题是提供一种基于LVDS接口的数据传输系统，能够避免FPGA和LVDS电缆直连带来的FPGA损坏风险，降低维护成本。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种基于LVDS接口的数据传输系统，包括作为数据接收端的第一FPGA模块、作为数据发送端的第二FPGA以及LVDS传输模块，还包括第一保护电路以及第二保护电路；所述第一保护电路连接在所述第一FPGA模块与LVDS传输模块之间，所述第二保护电路连接在所述第二FPGA模块与LVDS传输模块之间；所述第一保护电路包括具有数据输出引脚以及数据输入引脚的第一缓冲芯片，所述第一FPGA通过所述数据输出引脚与所述第一缓冲芯片电连接，所述LVDS传输模块通过所述数据输入引脚与所述第一缓冲芯片电连接；所述第二保护电路包括具有数据输入引脚以及数据输出引脚的第二缓冲芯片，所述第二FPGA通过所述数据输入引脚与所述第二缓冲芯片电连接，所述LVDS传输模块通过所述数据输出引脚与所述第二缓冲芯片电连接。

其中，所述第一缓冲芯片具有4个数据输出引脚，分别与所述第一FPGA模块的4个数据输入引脚对应电连接，所述第一缓冲芯片还具有4组数据输入引脚，分别与所述LVDS传输模块的8路说话间输出接口对应电连接；所述第二缓冲芯片具有4个数据输入引脚，分别与所述第二FPGA模块的4个数据输出引脚对应电连接，所述第二缓冲芯片还设置4组数据输出引脚，分别与所述LVDS传输模块的8路数据输入接口对应电连接。

其中，所述第一保护电路还包括第一电容，串联连接在所述第一缓冲芯片的VCC接口与GND端之间；所述8路数据输入引脚被预先设置为4组，分别为：RIN1+与RIN1-、RIN2+与RIN2-、RIN3+与RIN3-、以及RIN4+与RIN4-，在每组数据输入引脚之间还并联一匹配电阻。

其中，所述匹配电阻的阻值均为100Ω，所述第一电容的电容值为0.1μF。

其中，所述第二保护电路还包括第二电容，串联连接在所述第二缓冲芯片的VCC接口与GND端之间。

其中，所述第二电容的电容值为0.1μF。

其中，所述第一缓冲芯片的型号是SN65LVDS048。

其中，所述第二缓冲芯片的型号是SN65LVDS047。

以上方案中，通过本实用新型实施方式的数据传输系统，在作为数据发送端的FPGA与LVDS电缆之间对应设置第一保护电路，在作为数据接收端的FPGA与LVDS电缆之间对应设置第二保护电路，且第一保护电路与第二保护电路能够与对应的FPGA进行引脚匹配的电连接，从而实现将FPGA与LVDS电缆隔离的目的，避免FPGA和LVDS电缆直连带来的FPGA损坏风险，而且保护电路具有价格便宜、支持热拔插、更换简单等特性，因此不易发生损坏，即使发生损坏更换成本也很低。

附图说明

图1是本实用新型实施方式中的一种基于LVDS接口的数据传输系统的结构示意图；

图2是图1所示的基于LVDS接口的数据传输系统的电路结构示意图。

具体实施方式

为详细说明本实用新型的技术内容、构造特征、所实现目的及效果，以下结合附图和实施例对本实用新型进行详细说明。

请参阅图1，为本实用新型实施方式中的一种基于LVDS接口的数据传输系统的结构示意图。该数据传输系统10包括第一FPGA模块11、第二FPGA模块15、LVDS传输模块13，其中，第一FPGA模块11在该数据传输系统10中作为数据接收端，第二FPGA模块15在该数据传输系统10中作为数据发送端。该LVDS传输模块13在该数据传输系统10中，用于实现在第一FPGA模块11与第二FPGA模块15之间的数据传输。进一步地，该数据传输系统10还包括第一保护电路12以及第二保护电路14，该第一保护电路12连接在第一FPGA模块11与LVDS传输模块13之间，该第二保护电路14连接在第二FPGA模块15与LVDS传输模块13之间。

请同时参阅图2，在本实施方式中，该LVDS传输模块13为通信电缆，包括8路数据输入接口以及8路数输出接口。

该第二保护电路14包括第二缓冲芯片140，在本实施方式中，该第二缓冲芯片140为具有直通式引脚的四路LVDS驱动器。具体地，第二FPGA模块15，即，FPGA2，预先设置4个数据输出引脚，分别为：LVDS_OUT1、LVDS_OUT2、LVDS_OUT3、以及LVDS_OUT4。该第二缓冲芯片140预先设置4个数据输入引脚，分别为：Din1、Din2、Din3以及Din4，分别与FPGA2的4个数据输出引脚对应电连接。该第二缓冲芯片140还预先设置4组数据输出引脚，分别为：Dout1+与Dout1-、Dout2+与Dout2-、Dout3+与Dout3-、以及Dout4+与Dout4-，用于与LVDS传输模块13的8路数据输入接口对应电连接。

进一步地，该第二保护电路14还包括第二电容C2，串联连接在该第二缓冲芯片140的VCC接口与GND端之间。在本实施方式中，该电容C2为去耦电容，电容值为0.1μF。

具体地，FGPA2通过4路数据输出引脚LVDS_OUT1、LVDS_OUT2、LVDS_OUT3、以及LVDS_OUT4输出单端信号，并经由4路数据输入引脚Din1、Din2、Din3以及Din4输送至第二缓冲芯片140。该第二缓冲芯片140将单端信号转换为LVDS信号，并通过4路数据输出接口Dout1+与Dout1-、Dout2+与Dout2-、Dout3+与Dout3-、以及Dout4+与Dout4-输出，使得输出的LVDS信号能够通过LVDS传输模块13传输至作为数据接收端的FPGA1。

由此可知，LVDS传输模块13与第二缓冲芯片140的数据输出引脚电连接，并且第二缓冲芯片140的数据输入引脚与FPGA2的数据输出引脚电连接，即，通过第二保护电路14将LVDS传输模块13和FPGA2隔离开，避免了两者之间的直连。在本实施方式中，该第二缓冲芯片140的型号为SN65LVDS047，其具有高稳定性和可靠性，而且采用16引脚的TSSOP-16封装，易于更换。

进一步地，第一保护电路12包括第一缓冲芯片120，在本实施方式中，该第一缓冲芯片120为具有直通式引脚的四路LVDS接收器。具体地，第一FPGA模块11，即，FPGA1，预先设置4个数据输入引脚，分别为：LVDS_IN1、LVDS_IN2、LVDS_IN3、以及LVDS_IN4。该第一缓冲芯片120预先设置4个数据输出引脚，分别为：Rout1、Rout2、Rout3以及Rout4，分别与FPGA1的4个数据输入引脚对应电连接。该第一缓冲芯片120还预先设置4组数据输入引脚，分别为：RIN1+与RIN1-、RIN2+与RIN2-、RIN3+与RIN3-、以及RIN4+与RIN4-，用于与LVDS传输模块13的8路数据输出接口对应电连接。在本实施方式中，在每组数据输入引脚之间还并联一电阻，具体地，在数据输入引脚RIN1+与RIN1-之间并联电阻R1、在数据输入引脚RIN2+与RIN2-之间并联电阻R2、在数据输入引脚RIN3+与RIN3-之间并联电阻R3、在数据输入引脚RIN4+与RIN4-之间并联电阻R4。在本实施方式中，电阻R1、R2、R3以及R4的阻值均为100Ω。

进一步地，该第一保护电路12还包括第一电容C1，串联连接在该第一缓冲芯片120的VCC接口与GND端之间。在本实施方式中，该电容C1为去耦电容，电容值为0.1μF。

具体地，经由LVDS传输模块13传输的4路LVDS信号分别经过电阻R1、R2、R3以及R4匹配后进入第一缓冲芯片120，该第一缓冲芯片120将输入的LVDS信号转换成单端信号再通过4路数据输出引脚Rout1、Rout2、Rout3以及Rout4输出至FPGA1。

由此可知，LVDS传输模块13与第一缓冲芯片120的数据输入引脚电连接，并且第一缓冲芯片120的数据输出引脚与FPGA1的数据输入引脚电连接，即，通过第一保护电路12将LVDS传输模块13和FPGA1隔离开，避免了两者之间的直连。在本实施方式中，该第一缓冲芯片120的型号为SN65LVDS048，其具有高稳定性和可靠性，而且采用16引脚的TSSOP-16封装，易于更换。

如上所述，通过本实用新型实施方式的数据传输系统，在作为数据发送端的FPGA与LVDS电缆之间对应设置第一保护电路，在作为数据接收端的FPGA与LVDS电缆之间对应设置第二保护电路，且第一保护电路与第二保护电路能够与对应的FPGA进行引脚匹配的电连接，从而实现将FPGA与LVDS电缆隔离的目的，避免FPGA和LVDS电缆直连带来的FPGA损坏风险，而且保护电路具有价格便宜、支持热拔插、更换简单等特性，因此不易发生损坏，即使发生损坏更换成本也很低。

以上所述仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。