印制电路板及包括该电路板的虚拟数字货币处理设备的制作方法

本实用新型涉及一种印制电路板，具体地说，是涉及一种具有钳位功能的印制电路板。本实用新型还涉及一种包括上述的印制电路板的虚拟数字货币处理设备。

背景技术：

钳位电路(clampingcircuit)是将脉冲信号的某一部分固定在指定电压值上，并保持原波形形状不变的电路。在虚拟数字货币处理设备技术领域，现代工业技术的快速发展促进了虚拟数字货币处理设备的各部件向自动化、智能化发展的步伐，在实现自动化和智能化的过程中，用于挖掘虚拟数字货币的计算设备需要越来越多的低功耗超高算力的算力芯片的支持。由于每个算力芯片的内阻不同，每个算力芯片的分压也不尽相同，因此需要钳位电路给算力芯片稳压，保证分压均衡，使芯片工作在最佳的电压值。理论上来说每级芯片都需要并联一个钳位电路来稳定电压是最理想状态，但实际中，不能有那么多的空间留给钳位电路。

技术实现要素：

本实用新型的目的是提供一种为印制电路板，采用单个钳位电路进行稳定电压，结构简单，不占空间。

本实用新型的另一目的是提供一种包括上述的印制电路板的虚拟数字货币处理设备。

为了实现上述目的，本实用新型的印制电路板包括板体、设置于所述板体上的电源模块、控制模块以及与所述电源模块以及控制模块分别相连接的多个芯片组，其还包括钳位电路，多个所述芯片组并联连接于所述电源模块，每一所述芯片组包括多个串联的算力芯片，多个所述算力芯片串联与所述控制模块相连接，所述钳位电路连接于所述芯片组中部的算力芯片以及所述电源模块之间。

上述的印制电路板的一实施方式中，所述电源模块包括第一极端和第二极端，所述板体包括第一侧边，所述第一极端和第二极端沿所述第一侧边设置。

上述的印制电路板的一实施方式中，所述钳位电路包括多个焊接铜片，所述板体还包括与所述第一侧边相对的第二侧边，所述焊接铜片沿所述第二侧边设置。

上述的印制电路板的一实施方式中，所述芯片组包括第一芯片分组和第二芯片分组，所述第一芯片分组连接在所述第二芯片分组和所述第一极端之间，所述第二芯片分组连接在所述第一芯片分组和所述第二极端之间。

上述的印制电路板的一实施方式中，所述第一芯片分组和第二芯片分组平行设置，所述第一芯片分组的各算力芯片沿所述第一侧边至第二侧边的方向顺序排布，所述第二芯片分组的各算力芯片沿所述第二侧边至所述第一侧边的方向顺序排布。

上述的印制电路板的一实施方式中，所述钳位电路连接于所述第一极端以及第二侧边之间。

上述的印制电路板的一实施方式中，所述第一芯片分组中算力芯片的个数和第二芯片分组中的算力芯片个数相同。

上述的印制电路板的一实施方式中，所述算力芯片包括模式选择引脚。

上述的印制电路板的一实施方式中，还包括短路连接至少一个所述算力芯片的短接电路。

上述的印制电路板的一实施方式中，所述板体为金属基单层板。

本实用新型的虚拟数字货币处理设备包括电源单元、与所述电源单元相连接的控制单元以及与所述控制单元和电源单元相连接的计算单元，所述计算单元集成在一个或多个计算板上，其中，所述计算板上述的印制电路板。

本实用新型的有益功效在于，本实用新型的印制电路板及虚拟数字货币处理设备采用钳位电路给芯片组的算力芯片稳压，保证分压均衡，使芯片工作在最佳的电压值。

以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。

附图说明

图1为本实用新型的印制电路板的原理框图；

图2为本实用新型的印制电路板的一实施例的结构示意图；

图3为本实用新型的印制电路板的算力芯片的一实施例的结构图(dsel接地)；

图4为本实用新型的印制电路板的一实施例的局部布局图。

其中，附图标记

10：印制电路板

100：板体

110：第一侧边

120：第二侧边

200：电源模块

210：第一极端

220：第二极端

300：控制模块

400、400a、400b、400c：芯片组

400a1：第一芯片分组

400a2：第二芯片分组

410、410a、410a1、410a2、410a3、410b、410b1、410b2、410b3、410c、410c1、410c2、410c3：算力芯片

500：钳位电路

510：焊接铜片

520：钳位小板

600：短接电路

610、620、630：连接小板

具体实施方式

下面结合附图和具体实施例对本实用新型技术方案进行详细的描述，以更进一步了解本实用新型的目的、方案及功效，但并非作为本实用新型所附权利要求保护范围的限制。

说明书中针对“实施例”、“另一实施例”、“本实施例”等的引用，指的是描述的该实施例可包括特定的特征、结构或特性，但是不是每个实施例必须包含这些特定特征、结构或特性。此外，这样的表述并非指的是同一个实施例。进一步，在结合实施例描述特定的特征、结构或特性时，不管有没有明确的描述，已经表明将这样的特征、结构或特性结合到其它实施例中是在本领域技术人员的知识范围内的。

在说明书及后续的权利要求书中使用了某些词汇来指称特定组件或部件，本领域普通技术的员应可理解，技术使用者或制造商可以不同的名词或术语来称呼同一个组件或部件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件或部件的方式，而是以组件或部件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求项中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“连接”一词在此包含任何直接及间接的连接手段。

需要说明的是，在本实用新型的描述中，如出现术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。为便于清楚说明，本文述及的“第一”、“第二”、“第三”、“第四”等次序用语是用于将元件、区域、部分与另一个相同或相似的元件、区域、部分区分开来，而非用以限定特定的元件、区域、部分。

如图1和图2所述，图1为本实用新型的印制电路板的原理框图，图2为本实用新型的印制电路板的一实施例的结构示意图。本实用新型的印制电路板10包括板体100、电源模块200、控制模块300以及多个芯片组400，其中，电源模块200、控制模块300以及多个芯片组400分别设置于板体100上。芯片组400分别与电源模块200以及控制模块300相连接，电源模块200用于与外接电源相连接以为控制模块300以及芯片组400提供电力支持，控制模块300用于控制芯片组300的工作模式、接收芯片组300的计算数据，并对计算数据进行分析处理及输出，以与远方服务器通讯后可得到相应虚拟币。其中，多个芯片组400并联连接于电源模块200。每一芯片组400均包括多个串联的算力芯片410，多个算力芯片410与控制模块300串联连接。

如图所示，本实施例中，芯片组为三组，分别为芯片组400a、400b以及400c，其中，芯片组400a、400b以及400c并联连接在电源模块200的gnd端(第一极端210)与vcc端(第二极端220)之间。如图所示的实施例中，芯片组400a为第一列，芯片组400b为第二列，芯片组400c为第三列。芯片组400a包括多个算力芯片410a，多个算力芯片410a之间串联连接，详细来说，于第一列的芯片组400a的算力芯片410a依次顺序串联，直至位于列首的算力芯片410a1与电源模块200的gnd端相连接，位于列尾的算力芯片410a2与电源模块200的vcc端相连接。相似地，于第二列的芯片组400b的多个算力芯片410b依次顺序串联连接，于第三列的芯片组400c的多个算力芯片410c依次顺序串联连接。

另，本实用新型中，控制模块300与各芯片组400a、400b以及400c的算力芯片依次串联连接。如图所示，控制模块300与各列列首的位于第一排的算力芯片410a1、410b1以及410c1依次顺序连接，而后与位于第二排的算力芯片依次顺序连接，以此类推，直至将各芯片组400a、400b以及400c的位于列尾的算力芯片410c2、410b2以及410a2依次顺序串联连接。需说明的是，上述仅为一种简便易行的串联形式，其它顺序的串联形式亦可，均属于本实用新型的不同变形例。

本实用新型的印制电路板10还包括钳位电路500，用于给芯片组400的算力芯片稳压，保证分压均衡，使芯片工作在最佳的电压值。钳位电路500连接于多个芯片组400的中部以及电源模块200之间。

钳位电路500连接于芯片组400中部的算力芯片以及电源模块200之间。详细来说，钳位电路500连接于电源模块200的gnd端与芯片组400a、400b以及400c的中间的位置之间，本实施例中，以钳位电路500连接于电源模块200的vcc端与芯片组400a、400b以及400c中部的位置，即稳定芯片组400a的算力芯片410a3、芯片组400b的算力芯片410b3以及芯片组400c的算力芯片410c3为钳位电压。

本实用新型的一实施例中，板体100包括相对的第一侧边110和第二侧边120，其中，电源模块300的第一极端210以及第二极端220，即gnd端以及vcc端均设置于板体100的第一侧边110。钳位电路500包括多个焊接铜片510，焊接铜片510沿第二侧边120设置。电源通道焊接焊接铜片510，利于电流通过，降低电流通道阻抗，进而降低电流通道的能量损耗。焊接铜片510的设置不仅起到电压钳位的作用，且利于散热。

每一芯片组均包括第一芯片分组和第二芯片分组，第一芯片分组连接在第二芯片分组和第一极端210的gnd端之间，第二芯片分组连接在第一芯片分组和第二极端220的vcc端之间。详细来说，芯片组400a包括第一芯片分组400a1和第二芯片分组400a2，第一芯片分组400a1的各算力芯片沿第一侧边110至第二侧边120的方向顺序排布，其中，位于列首的算力芯片410a1连接gnd端。第二芯片分组400a2的各算力芯片沿第二侧边120至第一侧边110的方向顺序排布，其中，位于列尾的算力芯片410a2连接vcc端。位于芯片组400a的中部的410a3通过钳位电路500与gnd端相连接。

也就是说，芯片组分为平行排列的两个分组，其中一个分组的各算力芯片顺序连接并由第一侧边110的gnd端排布至第二侧边120，另一个分组的各算力芯片顺序连接并由第二侧边120排布至第一侧边110的vcc端。

钳位电路500连接于第一极端210以及第二侧边120之间。本实用新型的一实施例中，第一芯片分组中算力芯片的个数和第二芯片分组中的算力芯片个数相同。例如，上述的第一芯片分组400a1中的算力芯片的个数和第二芯片分组400a2中的算力芯片的个数相同。

本实用新型只设计一个钳位电路500，作用在芯片组电路的n/2级(n表示算力芯片个数)上，保证n/2级电路的输入电压稳定在vcc/2，即保证前一半芯片和后一半芯片的分压相同。

本实用新型的板体100较佳地为金属基单层板，例如采用单层铝基金属板，具有良好的散热特性。

本实用新型的算力芯片410包括模式选择引脚。详细来说，如图3所示，图3为本实用新型的印制电路板的算力芯片的一实施例的结构图。算力芯片410的23引脚dsel为模式选择引脚，当其接地或者空接时，算力芯片410在两个功能之间切换。

当dsel接地时，5引脚为cki，6引脚为di，7引脚为ri，8引脚为ci，19引脚为cko，18引脚为do，17引脚为ro，16引脚为co。

当dsel空接时，5引脚为co，6引脚为ro，7引脚为do，8引脚为cko，19引脚为ci，18引脚为ri，17引脚为di，16引脚为cki。

于本实用新型中，结合图1和图2，当奇数排算力芯片采用dsel接地模式，偶数排算力芯片采用dsel空接模式，这样奇数排算力芯片信号接入偶数排算力芯片的时候可以直连，可以在单层的印制电路板的板体上实现，避免走线交叉。

钳位电路500还包括钳位小板520，钳位小板520为普通fr4pcb，焊接在板体100上。其中，钳位小板520的板边留有半孔，利于焊接在板体100上。

如图2所示，本实用新型的印制电路板10还包括短接电路600，短接电路600用于短路连接至少一个算力芯片410。

本实用新型的印制电路板10可以兼容使用可调压电源和固定电源。如果使用可调压电源，所有算力芯片都可焊接，保证矿机算力最大，矿机需要多少电压，可以直接调节电源输出。如果使用固定电源，那么电源的电压有可能和算力芯片需求电压不一致。则可以根据固定电压值，选择少焊接几组算力芯片。少焊几组算力芯片之后，可以焊接对应的连接小板使链路连接起来。

如图4所示，图4为本实用新型的印制电路板的一实施例的局部布局图。如需短接两组算力芯片，可焊接连接小板610，如需短接四组算力芯片，可焊接连接小板620，如需短接六组算力芯片，可焊接连接小板630。当然，上述仅为举例，具体设置形式依需求设定以及焊接。

结合图1，本实用新型中，每排算力芯片匹配两个ldo给芯片内部信号和pll环供电，相邻两组的ldo分别放置在算力芯片的上下位置，便于单层pcb走线。

本实用新型的虚拟数字货币处理设备包括电源单元、控制单元、计算单元、散热单元等等，控制单元例如集成为控制板，电源单元例如包括外部电源，其中，计算单元例如包括至少一个上述的印制电路板。

当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。