一种双芯片冗余的实时计算机架构的制作方法

本实用新型涉及计算机架构领域，尤其涉及一种双芯片冗余的实时计算机架构。

背景技术：

嵌入式计算机系统主要以计算机技术为基础，以应用为中心，用于数据计算、自动控制、状态监视等，是应用系统的核心和大脑，其实时性、可靠性与稳定性成为领域应用的关键。系统冗余备份是普遍采用的有效解决途径，当一套系统出现故障时，另一具有相同硬件、软件架构的备份系统可接替其工作，最大限度地满足应用系统对高可靠性和稳定性的要求。

目前现有的冗余备份机制主要有：一是采用双模冗余备份总线，其通过fpga数据交换建立节点监视机制，实现了总线故障节点定位与切换，该方案中的fpga成为系统可靠性的节点，系统的可靠性完全依赖于fpga，但fpga的可靠性又成为一个新的问题。二是以仲裁方式实现状态实时监测及主从的切换功能，其将主机与备份机挂载在同一个can总线上，主机正常时，备份机处于监听状态。采用“心跳”方法保证2个主机之间的联系，一旦1个主机“心跳”信号停止，则切换检测功能模块将控制权转移到另一个主机上实现数据热备份。国防科学技术大学的胡志丹提出了类似的基于i2c的多机容错星载计算机系统，结点之间所有的容错控制、信息传递均通过i2c总线完成。但该两种备份方案均采用低速总线，难以实现高速数据交换的环境。三是基于cpci总线的双冗余可重构星载计算机系统，该系统包括两个系统卡和一个背板，两个系统卡通过背板上的cpci总线连接，控制逻辑根据接收的重构指令控制本系统卡的处理器的工作状态。但该方案不能实现系统任务ms级的切换，甚至存在丢失关键数据和状态的可能性。

因此，关于能实现多任务系统进程切换方面的研究，目前几乎还未见到，特别是实现1ms切换时间的热备份操作系统。但是能应用于服务器级的ft2500芯片给出了可实现软件热备份的设计方案，这为应用于嵌入式系统的处理器ft2000/4，实现镜像任务进程的ms级切换提供了设计思路；但目前芯片ft2500还处于定型阶段，且ft2500太复杂、体积太大，不适合嵌入式系统的应用。

技术实现要素：

本实用新型的目的在于提出一种双芯片冗余的实时计算机架构，通过总线选择器实现两套并行硬件系统应用任务的ms级实时切换，以满足应用系统高实时性、高可靠性的要求。

实现本实用新型目的的技术方案如下：

一种双芯片冗余的实时计算机架构，包括：第一套系统、第二套系统和总线选择器，其中：

所述第一套系统由第一处理器和第一存储模块组成，所述第一处理器与第一存储模块电连接，

所述第二套系统由第二处理器和第二存储模块组成，所述第二处理器与第二存储模块电连接，

外部的总线与总线选择器的输入端连接，总线选择器的输出端连接第一处理器和第二处理器，所述总线选择器控制第一套系统和第二套系统的切换；

所述第一处理器和第二处理器电连接，以实现第一套系统和第二套系统之间的数据交换。

本实用新型通过第一处理器和第二处理器内部的高速数据通讯端口，实现两套系统之间的数据交换，形成硬件的冗余。

作为本实用新型的进一步改进，所述第一处理器通过其内的通讯端口将数据传输到第二处理器；

所述第二处理器通过其内的通讯端口将数据传输到第一处理器。

作为本实用新型的进一步改进，还包括：逻辑控制电路，所述逻辑控制电路的输入端与第一处理器和第二处理器电连接，所述逻辑控制电路的输出端与总线选择器电连接。

本实用新型通过设定处理器内部的看门狗信号输出，实现总线选择器的ms级切换。

作为本实用新型的进一步改进，所述总线选择器为高速总线选择器。

作为本实用新型的进一步改进，所述高速总线选择器中具有至少一组选择模块，所述选择模块通过逻辑控制电路控制；

所述选择模块处于第一位置时，第一套系统完成运算和存储的冗余工作，此时第一处理器将数据发送给第二套系统，所述第二套系统完成冗余热备份；

所述选择模块处理第二位置时，第二套系统完成运算和存储的冗余工作，此时第二处理器将数据发送给第一套系统，所述第一套系统完成冗余热备份。

作为本实用新型的进一步改进，所述选择模块由第一选择单元、第二选择单元和第三选择单元组成，第一选择单元、第二选择单元和第三选择单元分别具有一个公共触点和两个选择触点，所有公共触点与外部的总线电连接；

所述第一选择单元的两个选择触点中的其中一个悬空，另一个选择触点接第一处理器，所述第三选择单元的两个选择触点中的其中一个悬空，另一个选择触点接第二处理器；所述第二选择单元的两个选择触点中的其中一个触点接第一处理器，另一个选择触点接第二处理器。

作为本实用新型的进一步改进，所述第一选择单元的选择触点与第一处理器接通、第二选择单元的选择触点与第一处理器接通、第三选择单元的选择触点悬空时，第一套系统处理完成运算和存储的冗余工作；

所述第一选择单元的选择触点悬空、第二选择单元的选择触点与第二处理器接通、第三选择单元的选择触点与第二处理器接通，第二套系统处理完成运算和存储的冗余工作。

作为本实用新型的进一步改进，所述第一处理器和第二处理器的型号均为x86处理器。

作为本实用新型的进一步改进，所述第一存储模块和第二存储模块为标准的simm内存条。

与现有技术相比，本实用新型的有益效果是：

1、本实用新型通过总线选择器实现两套并行硬件系统应用任务的ms级实时切换，以满足应用系统高实时性、高可靠性的要求。

2、本实用新型通过第一处理器和第二处理器内部的高速数据通讯端口，实现两套系统之间的数据交换，形成硬件的冗余。

3、本实用新型通过设定处理器内部的看门狗信号输出，实现总线选择器的ms级切换。

附图说明

图1为双芯片冗余的实时计算机架构原理图。

具体实施方式

下面结合附图所示的各实施方式对本实用新型进行详细说明，但应当说明的是，这些实施方式并非对本实用新型的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本实用新型的保护范围之内。

实施例1：

本实施例提供了一种双芯片冗余的实时计算机架构，包括：第一套系统、第二套系统和总线选择器，其中：第一套系统由第一处理器和第一存储模块组成，第一处理器与第一存储模块电连接，第二套系统由第二处理器和第二存储模块组成，第二处理器与第二存储模块电连接，外部的总线与总线选择器的输入端连接，总线选择器的输出端连接第一处理器和第二处理器，总线选择器控制第一套系统和第二套系统的切换；第一处理器和第二处理器电连接，以实现第一套系统和第二套系统之间的数据交换。

本实施例通过第一处理器和第二处理器内部的高速数据通讯端口，实现两套系统之间的数据交换，形成硬件的冗余。

实施例2：

如图1所示，本实施例提供了一种双芯片冗余的实时计算机架构，包括：第一套系统、第二套系统和总线选择器，其中：第一套系统由第一处理器和第一存储模块组成，第一处理器与第一存储模块电连接，第二套系统由第二处理器和第二存储模块组成，第二处理器与第二存储模块电连接，外部的总线与总线选择器的输入端连接，总线选择器的输出端连接第一处理器和第二处理器，总线选择器控制第一套系统和第二套系统的切换；第一处理器和第二处理器电连接，以实现第一套系统和第二套系统之间的数据交换。

通过第一处理器内的通讯端口将第一处理器的数据传输到第二处理器，通过第二处理器内的通讯端口将第二处理器的数据传输到第一处理器。

总线选择器中具有至少一组选择模块，选择模块通过逻辑控制电路控制；选择模块处于第一位置时，第一套系统完成运算和存储的冗余工作，此时第一处理器将数据发送给第二套系统，第二套系统完成冗余热备份；选择模块处理第二位置时，第二套系统完成运算和存储的冗余工作，此时第二处理器将数据发送给第一套系统，第一套系统完成冗余热备份。

具体地，选择模块由第一选择单元、第二选择单元和第三选择单元组成，第一选择单元、第二选择单元和第三选择单元分别具有一个公共触点和两个选择触点，所有公共触点与外部的总线电连接；第一选择单元的两个选择触点中的其中一个悬空，另一个选择触点接第一处理器，第三选择单元的两个选择触点中的其中一个悬空，另一个选择触点接第二处理器；第二选择单元的两个选择触点中的其中一个触点接第一处理器，另一个选择触点接第二处理器。

具体地，第一选择单元的选择触点与第一处理器接通、第二选择单元的选择触点与第一处理器接通、第三选择单元的选择触点悬空时，第一套系统处理完成运算和存储的冗余工作；第一选择单元的选择触点悬空、第二选择单元的选择触点与第二处理器接通、第三选择单元的选择触点与第二处理器接通，第二套系统处理完成运算和存储的冗余工作。

实施例3：

如图1所示，本实施例提供了一种双芯片冗余的实时计算机架构，包括：第一套系统、第二套系统和总线选择器，其中：第一套系统由第一处理器和第一存储模块组成，第一处理器与第一存储模块电连接，第二套系统由第二处理器和第二存储模块组成，第二处理器与第二存储模块电连接，外部的总线与总线选择器的输入端连接，总线选择器的输出端连接第一处理器和第二处理器，总线选择器控制第一套系统和第二套系统的切换；第一处理器和第二处理器电连接，以实现第一套系统和第二套系统之间的数据交换。

本实施例的总线选择器为高速总线选择器。高速总线选择器中具有至少一组选择模块，选择模块通过逻辑控制电路控制；选择模块处于第一位置时，第一套系统完成运算和存储的冗余工作，此时第一处理器将数据发送给第二套系统，第二套系统完成冗余热备份；选择模块处理第二位置时，第二套系统完成运算和存储的冗余工作，此时第二处理器将数据发送给第一套系统，第一套系统完成冗余热备份。

选择模块由第一选择单元、第二选择单元和第三选择单元组成，第一选择单元、第二选择单元和第三选择单元分别具有一个公共触点和两个选择触点，所有公共触点与外部的总线电连接；第一选择单元的两个选择触点中的其中一个悬空，另一个选择触点接第一处理器，第三选择单元的两个选择触点中的其中一个悬空，另一个选择触点接第二处理器；第二选择单元的两个选择触点中的其中一个触点接第一处理器，另一个选择触点接第二处理器。

第一选择单元的选择触点与第一处理器接通、第二选择单元的选择触点与第一处理器接通、第三选择单元的选择触点悬空时，第一套系统处理完成运算和存储的冗余工作；第一选择单元的选择触点悬空、第二选择单元的选择触点与第二处理器接通、第三选择单元的选择触点与第二处理器接通，第二套系统处理完成运算和存储的冗余工作。

在本实施例中，第一处理器和第二处理器的型号均为x86处理器。本实施例以x86处理器构成的pxi主控制器核心板，对外端口只有pci、pcie、uart等总线。为兼容x86核心板，本实施例采用两片国产多核arm处理器芯片ft-2000a/4构成的核心板，在电气和物理接口方面全部满足x86核心板的性能。本实施例用两个ft-2000a/4处理器与两个sdram数据存储器，形成两套互为备份的硬件架构，然后通过高速数据转换器ts3ddr4000，实现两个cpu芯片与总线之间的数据切换。按照pxi总线速度在66mhz以上，该高速数据转换器要求在ns级的转换速度。ts3ddr4000高速数据转换器，其转换带宽可达5～6g，信号延迟为85ps，该芯片面积仅为8*3mm²。

如图1所示，在默认情况，芯片的选择端sel为低电平，选择cpu#1从总线读写信号，即porta和portb属于直通状态；当cpu#1出现故障时，通过看门狗置sel为高电平，将porta和portb断开，使porta和portc直通，使得cpu#2能直接对总线进行读写。cpu#1和cpu#2总线切换后，系统任务进程也需实时转移到当前执行的cpu上，需要通过操作系统的控制，将双芯片中的数据和代码进行镜像同步，实现在控制系统执行任务中进程的同步切换，以保证外部响应事件的实时性和控制代码执行的可靠性。在本实施例中，第一存储模块和第二存储模块为标准的simm内存条。在本实施例中，总线选择器的型号为ts3ddr400。

第一处理器和第二处理器选择arm架构的ft-2000/4，第一存储模块和第二存储模块选择标准的simm内存条，高速总线选择器为ts3ddr400，其数据切换时间为60ps，每片选择器共12个通道；按照32位pci总线的要求，至少需要47根信号与控制线，这里选择5片总线选择器，共60个通道。

如图1所示，搭建两组在硬件上完全对称的cpu处理器和sdram存储模块的运算与存储结构，即cpu#1、sdram#1与cpu#2、sdram#2，形成互为备份的冗余热备份硬件架构。

在系统上电时，总线选择器的信号en设置为有效状态，默认为cpu#1，即为主机，另一组cpu#2为从机；运行时实时监视第一套系统和第二套系统的运行状态，当cpu#1或cpu#2出现故障或未按预期执行时，看门狗wdg将产生溢出事件，通过对两组架构的wdg1.o和wdg2.o信号进行逻辑处理，给出总线选择器的信号sel，将故障cpu与总线断开，切换到另一备份cpu，从而实现总线数据ms级的切换。

紧接着，利用两组cpu处理器之间的pcie.x1高速端口的进行数据通讯，通过操作系统的控制，将双芯片中的数据和代码进行镜像同步，保障两组硬件架构的存储数据是一致的，实现在控制系统执行任务中硬件系统备份切换，达到整个系统的镜像冗余。

上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。