技术特征：
1.一种用于冲刷涉及持久性存储器的高速缓存行的方法，所述方法包括：经由一致性链路并且在集成电路系统的设备处，接收包括目的地地址的高速缓存行；经由所述设备，确定与所述目的地地址相关联的存储器或存储设备类型，所述存储器或存储设备类型包括持久性或非持久性的；以及以指示与所述目的地地址相关联的所述存储器或存储设备类型的方式，用元数据标记所述高速缓存行。2.根据权利要求1所述的方法，包括：响应于确定与所述目的地地址相关联的所述存储器或存储设备类型是持久性的：用指示所述高速缓存行指向持久性存储器的元数据，标记所述高速缓存行；以及响应于确定与所述目的地地址相关联的所述存储器或存储设备类型是非持久性的：避免用指示所述高速缓存行指向持久性存储器的元数据来标记所述高速缓存行；以及基于存在或缺少指示所述高速缓存行指向持久性存储器的元数据，来处理所述高速缓存行。3.根据权利要求1所述的方法，包括：在所述集成电路系统处，接收电源故障信号；以及响应于接收到所述电源故障信号并且所述高速缓存行包括存储器写入请求：当所述标记指示与所述目的地地址相关联的所述存储器或存储设备类型是持久性的时，选择性地将所述高速缓存行提交到持久性存储器；以及否则，当所述标记指示与所述目的地地址相关联的存储器类型是非持久性的时，选择性地避免将所述高速缓存行提交到易失性存储器。4.根据权利要求1所述的方法，包括：响应于接收到电源故障信号并且所述高速缓存行包括存储器读取请求：丢弃所述存储器读取请求并且返回指示所述丢弃的响应。5.根据权利要求1-4中任一项所述的方法，包括：响应于接收到电源故障信号并且所述高速缓存行包括存储设备写入请求：将所述高速缓存行提交到存储设备。6.根据权利要求1-4中任一项所述的方法，包括：经由存储器或存储设备控制器，处理所述高速缓存行，而不管所述高速缓存行的标记指示什么。7.根据权利要求1-4中任一项所述的方法，其中，所述方法由所述设备中的一致性链路软逻辑执行。8.一种集成电路系统，包括：中央处理单元；设备，其包括：存储器控制器，其被配置为管理耦合到所述设备的存储器；以及解码器，其被配置为解码高速缓存行以确定所述高速缓存行的目的地；将所述设备耦合到所述中央处理单元的通信链路；耦合到所述设备的易失性存储器；以及耦合到所述设备的持久性存储器；
其中，所述集成电路系统被配置为：接收高速缓存行；识别所述高速缓存行是指向所述持久性存储器还是所述易失性存储器；以及用元数据标记所述高速缓存行，以区分指向所述持久性存储器的高速缓存行和指向所述易失性存储器的高速缓存行。9.根据权利要求8所述的集成电路系统，其中，所述存储器控制器被配置为：接收电源故障信号；以及响应于接收到所述电源故障信号并且所述高速缓存行包括存储器写入请求：如果所述高速缓存行指向所述持久性存储器，则选择性地将所述高速缓存行提交到所述持久性存储器；以及否则，如果所述高速缓存行指向所述易失性存储器，则选择性地避免将所述高速缓存行提交到所述易失性存储器。10.根据权利要求9所述的集成电路系统，包括备用电池，其被配置为：当所述电源故障信号在所述集成电路系统上被断言时，为所述集成电路系统供电，并且其中，所述备用电池被配置为：支持在所述电源故障信号之后提交持久性高速缓存行。11.根据权利要求10所述的集成电路系统，其中，所述备用电池的大小基于与将被提交到所述持久性存储器的高速缓存行的数量相对应的队列长度来确定，而不是基于与将被提交到所述易失性存储器的高速缓存行的数量相对应的队列长度来确定。12.根据权利要求8-11中任一项所述的集成电路系统，其中，所述存储器控制器被配置为：接收电源故障信号；以及响应于接收到所述电源故障信号并且所述高速缓存行包括存储器读取请求：用响应对所述高速缓存行做出响应，其中，所述响应包括默认响应。13.根据权利要求8-11中任一项所述的集成电路系统，包括：耦合到所述设备的存储设备；其中，所述设备包括被配置为管理所述存储设备的存储设备控制器；其中，所述集成电路系统被配置为：接收第二高速缓存行；识别所述第二高速缓存行是指向所述持久性存储器、所述易失性存储器还是所述存储设备；以及用元数据标记所述高速缓存行，以将所述高速缓存行与指向所述易失性存储器或指向所述持久性存储器的高速缓存行区分开来。14.根据权利要求8-11中任一项所述的集成电路系统，其中，所述设备包括现场可编程门阵列(fpga)设备或专用集成电路(asic)设备。15.根据权利要求8-11中任一项所述的集成电路系统，其中，所述设备上的逻辑被配置为：从所述中央处理单元接收第二高速缓存行；确定第二高速缓存行是否指向所述持久性存储器；响应于确定所述第二高速缓存行指向所述持久性存储器：
用元数据标记所述第二高速缓存行，以确保将所述第二高速缓存行提交到所述持久性存储器；以及响应于确定所述第二高速缓存行不指向持久性存储器：丢弃所述第二高速缓存行。16.根据权利要求8-11中任一项所述的集成电路系统，其中，所述中央处理单元耦合到第二持久性存储器并且耦合到第二易失性存储器，并且其中，所述中央处理单元被配置为：标记指向所述第二持久性存储器或指向所述第二易失性存储器的第二高速缓存行，以将指向所述第二持久性存储器的第二高速缓存行和指向所述第二易失性存储器的第二高速缓存行区分开来。17.一种包括指令的非暂时性、有形且计算机可读的介质，所述指令在由存储器控制器的处理器执行时使所述存储器控制器执行包括以下各项的操作：将高速缓存行接收到被配置为存储未决操作的队列中；基于所述高速缓存行是否用元数据标记，来确定所述高速缓存行是指向持久性存储器还是非持久性存储器；识别电源故障；以及响应于识别到所述电源故障：响应于所述高速缓存行指向持久性存储器，将所述高速缓存行提交到存储器；以及响应于所述高速缓存行指向非持久性存储器，避免将所述高速缓存行提交到存储器。18.根据权利要求17所述的非暂时性、有形且计算机可读的介质，其中，所述操作包括，在不存在电源故障的时间期间：将所述高速缓存行提交到存储器，而不管所述高速缓存行是指向持久性存储器还是非持久性存储器。19.根据权利要求17或18所述的非暂时性、有形且计算机可读的介质，其中，所述队列包括写入未决队列。20.根据权利要求17或18所述的非暂时性、有形且计算机可读的介质，其中，所述高速缓存行包括存储器读取请求，并且其中所述操作包括：用默认响应来对所述高速缓存行做出响应；以及丢弃所述高速缓存行。
技术总结
一种方法，包括：经由一致性链路并且在集成电路系统的设备处接收包括目的地地址的高速缓存行；经由设备确定与目的地地址相关联的存储器或存储设备类型，该存储器或存储设备类型包括持久性或非持久性的；以及以指示与目的地地址相关联的存储器或存储设备类型的方式，用元数据标记高速缓存行。用元数据标记高速缓存行。用元数据标记高速缓存行。
技术研发人员：S
受保护的技术使用者：英特尔公司
技术研发日：2021.10.25
技术公布日：2022/6/28