技术特征：
1.一种串行通信装置，包括：mipid-phy物理层和其他层，所述mipid-phy物理层包括：时钟接收装置，用于从mipid-phy物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；多个数据接收装置，每个数据接收装置从mipid-phy物理层的串行链路的一个第二通道接收模拟的数据信号，从所述时钟接收装置获取所述初始时钟信号，经过处理后输出数字的数据信号及其对应的字时钟信号；同步处理装置，用于对从所述多个数据接收装置接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，其中，多个校正后的有效数据和所述第一字时钟信号被提供给所述其他层，所述第一字时钟信号选自所述多个数据接收装置输出的多个字时钟信号。2.根据权利要求1所述的串行通信装置，其中，所述同步处理装置包括：控制信号生成电路，用于接收在所述初始时钟信号的时钟域产生的第一控制信号，并将第一控制信号同步到所述第一字时钟信号的时钟域以输出第二控制信号；校准单元，用于从所述多个数据接收装置接收多个数据信号及其对应的字时钟信号，并基于所述第二控制信号对从所述多个数据接收装置的数据接收进行数据输入约束，并从接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。3.根据权利要求2所述的串行通信装置，还包括：耦接在所述控制信号生成电路和所述校准单元之间的展宽电路，用于将所述第二控制信号展宽后输出给所述校准单元。4.根据权利要求2所述的串行通信装置，其中，所述校准单元包括：时钟域同步单元，用于先将从所述多个数据接收装置接收到的多个数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到所述第一字时钟信号的时钟域；时序控制单元，用于通过所述第二控制信号提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号；偏差校正单元，用于分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。5.根据权利要求2所述的串行通信装置，其中，在所述串行通信装置从低功耗模式切换到高速模式并保持设定时间后所述第一控制信号被拉高。6.根据权利要求2所述的串行通信装置，其中，所述控制信号生成电路包括：反相器，用于将所述第一字时钟信号反相，以得到第一反相字时钟信号；第一采样电路，包括串联的n个第一d触发器，用于基于所述第一字时钟信号和所述第一反相字时钟信号对所述第一控制信号进行采样，并输出一个或多个第一采样信号；第二采样电路，包括串联的n个第二d触发器，用于基于所述第一字时钟信号和所述第一反相字时钟信号对所述第一控制信号进行采样，并输出一个或多个第二采样信号；逻辑运算单元，用于将所述一个或多个第一采样信号和所述一个或多个第二采样信号进行逻辑运算，以得到所述第二控制信号，n为大于1的整数。7.根据权利要求6所述的串行通信装置，其中，所述第一采样电路包括三个第一d触发器，所述第二采样电路包括三个第二d触发器，
所述逻辑运算单元包括第一与门、第二与门和第一或门，所述第一与门的第一输入端耦接到所述三个第一d触发器的第二个第一d触发器的输出端，所述第一与门的第二输入端耦接到所述三个第二d触发器的第二个第二d触发器的输出端，所述第二与门的第一输入端耦接到所述三个第一d触发器的第三个第一d触发器的输出端，所述第二与门的第二输入端耦接到所述三个第二d触发器的第三个第二d触发器的输出端，所述第一或门的两个输入端分别耦接到所述第一与门和所述第二与门的输出端。8.根据权利要求3所述的串行通信装置，其中，所述展宽电路包括：串联的两个d触发器和第二或门，所述第二或门的两个输入端分别耦接到所述两个d触发器的第一d触发器和第二d触发器的输出端。9.根据权利要求4所述的串行通信装置，其中，所述时钟域同步单元包括：第三采样电路，包括串联的第一d触发器和第二d触发器，所述第一d触发器的d端接收第一数据信号，clk端接收所述第一字时钟信号，所述第二d触发器的d端接收第一d触发器输出的数据信号，clk端接收所述第一字时钟信号；至少一个第四采样电路，每个第四采样电路包括串联的第三d触发器和第四d触发器，所述第三d触发器的d端接收第二数据信号，clk端接收第二字时钟信号，所述第二d触发器的d端接收第三d触发器输出的数据信号，clk端接收所述第一字时钟信号。10.根据权利要求4所述的串行通信装置，其中，所述时序控制单元包括：多个门控单元，每个门控单元用于根据所述第二控制信号对数据接收进行数据输入约束；多个d触发器，分别与所述多个门控单元耦接，每个d触发器接收与其耦接的门控单元输出的数据信号，并基于所述第一字时钟信号输出数据信号。11.一种在串行通信装置中去除数据时钟偏斜的方法，包括：从mipid-phy物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；从mipid-phy物理层的串行链路的多个第二通道分别接收模拟的数据信号，并基于所述初始时钟信号分别处理多个数据信号以输出多个数字的数据信号及其对应的字时钟信号；从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，其中，多个校正后的有效数据和所述第一字时钟信号将被提供给所述串行通信装置除mipid-phy物理层之外的其他层，所述第一字时钟信号选自多个字时钟信号。12.根据权利要求11所述的方法，其中，所述从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差包括：将第一控制信号同步到所述第一字时钟信号的时钟域以输出第二控制信号，所述第一控制信号在所述初始时钟信号的时钟域产生；对所述第二控制信号进行展宽，以得到第三控制信号；接收所述多个数字的数据信号及其对应的字时钟信号，并基于所述第三控制信号对所述多个数字的数据信号的接收进行数据输入约束，并从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
13.根据权利要求12所述的方法，其中，所述接收所述多个数字的数据信号及其对应的字时钟信号，并基于所述第三控制信号对所述多个数字的数据信号的接收进行数据输入约束，并从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差包括：先将所述多个数字的数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到所述第一字时钟信号的时钟域；通过所述第三控制信号提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号；分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
技术总结
提供一种串行通信装置及在其中去除数据时钟偏斜的方法。该装置包括MIPI D-PHY物理层，物理层包括：时钟接收装置，用于从MIPI D-PHY物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；多个数据接收装置，每个数据接收装置从MIPI D-PHY物理层的串行链路的一个第二通道接收模拟的数据信号，从时钟接收装置获取初始时钟信号，经过处理后输出数字的数据信号及其对应的字时钟信号；同步处理装置，用于从接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，第一字时钟信号选自多个数据接收装置输出的多个字时钟信号。该装置将所有数据通道中的数据信号都对齐到一个特定时钟信号。信号。信号。
技术研发人员：王加智 谢成鑫 周永兴 黄怡仁
受保护的技术使用者：联芸科技（杭州）有限公司
技术研发日：2021.12.08
技术公布日：2022/3/15