技术特征：
1.一种arm芯片与fpga芯片的高速通信模块，其特征在于，包括：arm芯片(10)和fpga芯片(20)；其中，所述arm芯片(10)与所述fpga芯片(20)之间通过16位数据总线或地址总线连接，以并行方式传输数据。2.如权利要求1所述的arm芯片与fpga芯片的高速通信模块，其特征在于，所述arm芯片(10)采用imx6qd芯片；所述fpga芯片(20)采用xc6slx16-3ftg256c&w25q80vss芯片。3.如权利要求2所述的arm芯片与fpga芯片的高速通信模块，其特征在于，所述arm芯片(10)的d16信号管脚、d17信号管脚、d18信号管脚、d19信号管脚、d20信号管脚、d21信号管脚、d22信号管脚、d23信号管脚、d24信号管脚、d25信号管脚、d26信号管脚、d27信号管脚、d28信号管脚、d29信号管脚、d30信号管脚、d31信号管脚，与所述fpga芯片(20)的eim_d16信号管脚、eim_d17信号管脚、eim_d18信号管脚、eim_d19信号管脚、eim_d20信号管脚、eim_d21信号管脚、eim_d22信号管脚、eim_d23信号管脚、eim_d24信号管脚、eim_d25信号管脚、eim_d26信号管脚、eim_d27信号管脚、eim_d28信号管脚、eim_d29信号管脚、eim_d30信号管脚、eim_d31信号管脚分别连接，用于实现16位数据信号传输。4.如权利要求2所述的arm芯片与fpga芯片的高速通信模块，其特征在于，所述arm芯片(10)的eb0信号管脚、eb1信号管脚、eb2信号管脚、eb3信号管脚，与所述fpga芯片(20)的eim_eb0信号管脚、eim_eb1信号管脚、eim_eb2信号管脚、eim_eb3信号管脚分别连接，用于实现块数据传输。5.如权利要求2所述的arm芯片与fpga芯片的高速通信模块，其特征在于，所述arm芯片(10)的bclk信号管脚，与所述fpga芯片(20)的eim_bclk信号管脚连接，用于实现时钟信号传输。6.如权利要求2所述的arm芯片与fpga芯片的高速通信模块，其特征在于，所述arm芯片(10)的cs0信号管脚、cs1信号管脚、we_b信号管脚、wait信号管脚、oe_b信号管脚，与所述fpga芯片(20)的eim_cs0信号管脚、eim_cs1信号管脚、eim_we_b信号管脚、eim_wait信号管脚、eim_oe_b信号管脚分别连接，用于实现使能信号传输。7.如权利要求2所述的arm芯片与fpga芯片的高速通信模块，其特征在于，所述arm芯片(10)的da0信号管脚、da1信号管脚、da2信号管脚、da3信号管脚、da4信号管脚、da5信号管脚、da6信号管脚、da7信号管脚、da8信号管脚、da9信号管脚、da10信号管脚、da11信号管脚、da12信号管脚、da13信号管脚、da14信号管脚、da15信号管脚，与所述fpga芯片(20)的eim_da0信号管脚、eim_da1信号管脚、eim_da2信号管脚、eim_da3信号管脚、eim_da4信号管脚、eim_da5信号管脚、eim_da6信号管脚、eim_da7信号管脚、eim_da8信号管脚、eim_da9信号管脚、eim_da10信号管脚、eim_da11信号管脚、eim_da12信号管脚、eim_da13信号管脚、eim_da14信号管脚、eim_da15信号管脚分别连接，用于实现地址信号传输。8.如权利要求2所述的arm芯片与fpga芯片的高速通信模块，其特征在于，所述arm芯片(10)的cpu_fpga0信号管脚、cpu_fpga1信号管脚、cpu_fpga2信号管脚、cpu_fpga3信号管脚、cpu_fpga4信号管脚、cpu_fpga5信号管脚、cpu_fpga6信号管脚、cpu_fpga7信号管脚，与所述fpga芯片(20)的csi0_dat4信号管脚、csi0_dat5信号管脚、csi0_dat6信号管脚、csi0_dat7信号管脚、csi0_dat12信号管脚、csi0_dat13信号管脚、csi0_dat16信号管脚、csi0_
dat17信号管脚分别连接，用于实现中断信号传输。9.一种变频控制器，其特征在于，包括：权利要求1至7任一项所述的arm芯片与fpga芯片的高速通信模块。10.如权利要求9所述的变频控制器，其特征在于，所述fpga芯片(20)用于将所述arm芯片(10)输出的控制信号并行传输到多个外部变频设备。11.如权利要求10所述的变频控制器，其特征在于，所述变频控制器还包括：外部扩展板(201)，与所述fpga芯片(20)连接，用于扩展出各种现场总线或以太网总线。
技术总结
本实用新型公开了一种ARM芯片与FPGA芯片的高速通信模块及变频控制器，其中，该高速通信模块包括：ARM芯片和FPGA芯片；其中，ARM芯片与FPGA芯片之间通过16位数据总线或地址总线连接，以并行方式传输数据。本实用新型通过16位数据总线或地址总线将ARM芯片与FPGA芯片连接，以并行方式传输数据，能够在ARM芯片与FPGA芯片之间实现高速数据的传输。芯片之间实现高速数据的传输。芯片之间实现高速数据的传输。
技术研发人员：刘东
受保护的技术使用者：中冶京诚工程技术有限公司
技术研发日：2021.09.13
技术公布日：2022/1/14