快速传输n个互不相干指令的方案的制作方法

文档序号:100831
专利名称:快速传输n个互不相干指令的方案的制作方法
本发明涉及快速传输n个互不相干指令的方案,传输时,在一台发送设备上输入指令,并且在此将其编码,然后变成待传输的信号,信号经串行传输,输入一台接收设备后解码,并还原为并行的输出指令。
同时产生的指令通过多路并列的导线传输。当没有指令或仅有一部分指令出现时,导线上就会没有负载、或者仅有一部分负载。对于同时出现的指令,有时也采用多频选择技术传输。采用这种技术时,要将一条宽频带分割为若干并列的窄频带。采用多频选择技术时,还要具备调制各种不同的载波频率和选定某种适用的传输介质的先决条件。除此之外,对于同时出现的指令,还可以采用时间区分电路的多路通信制技术进行传输。在这种情况下,就要形成恒定长度的脉冲范围。在这个脉冲范围内,要为每个指令规定一段具体的信道时段。如果预料到指令的数目庞大时,就需要为此配置相应的多条信道时段。由于脉冲范围过大,平均延迟时间会则增长。延迟时间是指从发送端出现指令之时起,至接收端接收到指令时的时间间隔。
本发明的任务是将单独发生的、(此种情况较为罕见)或同时产生的某些互不相干的指令尽可能不产生延迟、并准确可靠地通过某种传输系统传输。有时候也只传输一道指令。
本发明的优点不仅在于实用技术高超,并且实施时所需的费用也低廉。
这个任务是利用本发明这样解决的当出现一个指令时,先形成一个指令特有的信号;当同时出现至少是两条指令时,按照发送设备收到的先后顺序,形成按规定顺序排列的指令特有的信号循环序列。
本发明的另一部分结构,可以在没有任何指令出现时也同样形成一个待传输的信号。
现根据详细的实施例、参照附图作进一步的详细说明,以便了解。
图1实施本发明方案发送设备的结构示例图。
图2实施本发明方案接收设备的结构示例图。
图3本发明方案选用的指令的顺序时间展开图。
图4本发明方案选用的另外一些指令的顺序时间展开图。
图1所示是发送设备S,它是由n个(例如四个)扫描时间为Ts的单稳转换级K1-K4组成的。四个转换级K1-K4的每个输入端1-4都可以发出指令。发出的指令按照本发明的方案由接收设备E(图2)接收。
转换级K1-K4受它的输入端1-4的信号和来自逻辑电路元件的控制信号的控制。图1中的逻辑电路元件是“与”元件,也可以如下所述采用“与非”元件。
转换级K1-K4的输出11-14输向指令加权器(Befehlsbewerter)BW的同一编号的询问输入11-14。在指令加权器BW上设有输出21-24以及n个输出25-28。输出21-24连接一个发送调制-解调器FS。指令加权器BW的输出25-28分别向各自的逻辑电路元件输入一个第1输入。逻辑电路元件的第2输入接在一个触发脉冲源T上。逻辑电路元件的输出端与单稳转换级K1-K4的控制输入端相连接。所选用的触发脉冲频率,能够使转换级K1-K4的输入1-4将指令传输到转换级K1-K4的输出11-14时不会产生不容许的延迟。图3和图4所示,仅只是按脉冲顺序的分格T绘出的示意图。根据使用的情况不同,可以选择合适的触发频率范围(例如,将其选在10千赫到1兆赫之间)。
如上所述,在输入端1-4输入待传输的指令。取任一时态T进行观察,则会发现在输入1-4上没有指令出现,就是恰好只有一个,或同时至少有两个,最多时为n个(如上所述n=4)指令出现。
本发明的方案及线路布置特别适用于这样的情况,即出现无指令信号的可能性大、只出现一个指令的可能性较小、而同时出现n个指令的可足性更小的情况。
指令加权器BW的工作方式如表1所示。以下将作进一步的详细叙述。工作方式的出发点是在开始工作时,通过逻辑电路元件在所有的转换级K1-K4上都输入来自触发脉冲源T的触发脉冲,而逻辑电路元件又通过第2输入从指令加权器BW的输出25-28导入复合信号“1111”。在转换级K1-K4的输出端,或者在指令加权器BW的询问输入端11-14则出现复合信号“0000”。如表1第1行所列及图3第11-14和21-24行所示,在指令加权器BW的输出21-24上也同样导入复合信号“0000”。指令加权业BW的输出25-28上则发送“1”的信号(表1,第1行)。
表1
如图3所示,在时刻t=2时,在输入1及4上同时都出现一个指令。由于这两个指令的出现,又受到触发脉冲的作用,使转换级K1及K4处于不稳定状态。于是在输入11-14上出现复合信号1001,如表1第10行所示,而在指令加权器的输出21-24上,则出现复合信号“1000”。于是在输入1上出现的指令被直接导通,而在输入4上出现的指令则通过指令加权器BW暂被抑制。在这个指令加权器的输出25-28上则产生复合信号“0111”。
如图1所示,指令加权器BW的输出25与接在转换级K1上逻辑电路元件相连接;输出26与接在转换级K2上的逻辑电路元件相连接;输出27与接在转换级K3上的逻辑电路元件相连接;输出28与接在转换级K4上的逻辑电路元件相连接。当输入1及4上各同时出现一个指令时,在输出25-28上产生的复合信号“0111”的作用在于使转换级K1上不产生触发脉冲,而转换级K2-K4上则产生不变的触发脉冲。
触发脉冲作用在转换级上,从而使转换级的输入端上收到一个指令,使它进入工作状态。在发送端的转换级上收到的触发脉冲在图3中的第12-14行中标出。
在现有情况下,如表1所列,指令加权器BW的结构使在询问输入11…14上的信号“1”组成不同的级别,这些信号在输入1…4上被指令触发。最高级是询问输入11,第二最高级是询问输入12,第3最高级是询问输入14,而第4最高级(即最低的一级)是询问输入14。
当时刻t=2.5时,在输入3上又出现一个指令。转换级K3将这个指令直接输入指令加权器BW的询问输入13。转换级K2-K4仍然输入触发脉冲,从而使转换级K3及K4继续处于工作状态。
待到时刻t=3时,转换级K1处于静止状态,此时只有指令3及4还接通。
在询问输入11-14上的复合信号“0011”使输出21-24上产生复合信号“0010”。先前在输入3上出现的指令现在在指令加权器BW的输出端被接通,这时,输入端4上的指令被接通到指令加权器BW的询问输入端14上去,而不是它的输出端24。在输出25-28上产生复合信号“0001”,这个复合信号只触发转换级K4。
转换级K3在经过一个时刻Ts后进入时刻t=4时恢复到静止状态,结果使指令加权器BW的输出24上的指令4被释放,由此,K4的触发脉冲同样被断开。
在上述的步骤进行的过程中,由于在输入4上出现的指令被加在指令加权器BW的输出24上,在输出25-28上出现复合信号“0000”,在尚未达到t=5之前,这个复合信号封锁所有的转换级K1-K4的触发脉冲。当时刻t=5时,K4恢复静止状态,结果使指令加权器的询问输入11-14产生复合信号“0000”,使指令加权器BW的输出25-28产生复合信号“1111”(参见表1第9行及第1行),当输出25-28产生复合信号为“1111”时,通过逻辑电路元件,向所有的转换级K1-K4输入触发脉冲。
由图3第21-24行可见,由三个不同的互不相干的指令独有信号21、23及24,在时刻t=2至t=5的过程中形成了一个循环。这些信号是由三种不同的、在这个时间内在输入1、3及4上出现的指令触发的。
在由t=2至t=5的期间,会产生三种不同的指令。在发送设备S上会形成由三种不同的指令独有信号组成的信号循环。如图3所展示的那样在t=5至t=9的期间在输入1、2、3及4上产生四种不同的指令,并构成由四种不同的、指令特有信号21、22、23及24组成的一组信号循环。它的顺序是由于指令加权器BW及其逻辑电路元件共同的作用形成的。此处的逻辑元件是“与”元件。
在t=9至t=11期间,由彼此不同且互相顺序连接的指令独有信号组成的下一个循环中只包括两个指令独有信号21及22虽然在循环周期开始t=9时在1-4的每个输入端上都有指令。当t=9时,按照上述方式,输入1处的指令导通至输出21。当t=10时,输入2上的指令被导通至输出22,直到时刻t=11时为止。在此期间,在同一输入处只有一个指令。因此,在以上所述的第三个循环中,只有两个直接紧邻的指令独有信号21及22;从t=11之时起,只剩下一个指令,也就是在输入2处的指令,被导通至指令加权器的输出22。
各种不同的循环时间见图3中的第24行所示。如前所述,循环时间Tz1、Tz2及Tz3分别为四个、三个或两个时间单位;而在t=11到t=13的期间只有两个循环,其循环时间Tz4和Tz5只有一个时间单位。
在指令加权器BW的输出21-24上产生的复合信号被输至发送调制-解调器FS,发送调制-解调器FS的工作方式可以按表2的示例。当在输入1-4处没有收到指令时,在指令加权器BW的输出21-24上如以上所述产生复合信号“0000”。在此情况下,在频率调制-解调器FS上产生一个静止频率F0、一个频率复合信号,或者不产生任何信号。
频率F1-F4表示待传输的指令。当已经形成一个静止频率F0时,在任一时刻都会在输介质上加上一个频率F0-F4。
图1中所示的发送设备S除了可以装设“与”元件以外还可以安装“与非”逻辑元件。当指令加数器BW为稳态且在采用“与”逻辑元件时,在一个循环过程中会产生高级别的指令,从而可以中断现有的循环,直接导通新的待发指令,以后的循环过程与以上所述的方案相同。
图4中第1-4行所示与图3所示在输入1-4中产生的指令顺序相同。由t=2至t=19这段时间内,在输出21-24上产生与图3所示相同的复合信号,这是因为在形成循环时没有产生一个高于尚待处理的指令等级的高级指令。
当时刻t=19时,在输入2、3及4上出现指令,其解决方案与图3所示者相同,输入2上的指令被导通至指令加权器BW的输出22上。当时刻t=19.5时,在输入1上产生一个新指令。来自指令加权器BW的输出25的“0”信号在接在转换级K1上的“与非”逻辑元件的输出端成为“1”信号,从而能够直接将输入1上在时刻t=19.5时产生的指令导通。
此时,按照图3的途径仍处于导通状态的指令2被中断,直到时刻t=20.5时才在指令加权器BW的输出22上导通。在t=19时开始的信号循环于t=19.5时中断。由t=19.5起,至t=23.5止,形成一个新的循环。这个循环包括显示出输入端1、2、3及4上的指令特征的信号;由t=23.5起,至t=28为止的循环也同样包括四个信号,这四个信号表明了输入端1、2、3及4上的指令的特征。按图3的途径,从t=19至t=22的一个循环中有三个信号,这三个信号显示出在输入端2、3及4上指令的特征。由t=22至t=26的另一个循环包括4个信号,这四个信号显示出指令1、2、3及4的特征。
按照本发明形成的处理指令的顺序,一方面取决于选择不同的逻辑电路元件(例如“与”元件或“与非”元件)、另一方面是取决于相应结构的指令加权器BW实现的。
图2所示,是接收设备E的一个实施例,接收设备E包括一个接收调制-解调器FE,有时还有一个代码检验器,以及n个转换级K1′-K4′,其扫描时间为Te。Te受控于一个触发脉冲源T′。当传输线路出现故障,从而使输入的信号31-34的脉冲上升沿过于平坦时,接收端的转换级即被触发,从而可以保证触发器于此时触发。频率顺序F0-F4(或F1-F4)即被输往接收调制-解调器FE。解调器上有时还连接一个代码检验器。
可能在接收调制-解调器FE上连接的代码检验器用于检验信号31-34是否是允许的代码组合。如果发现代码组合不能接收,则发出一个故障信号。
接收调制-解调器FE的工作原理如表3所列,静止频率F0使输出31-34上产生“0000”组合信号,频率F1产生“1000”组合信号,以此类推。在Ts期间,在接收调制-解调器的输出端31-34上输向转换级K1′至K4′的每一个“1”信号都会使转换级换接在工作位置,(这些转换级是在Te期间被触发的),以便在出现经过一段时间Te仍然没有从接收调制-解调器FE来的新信号31-34触发的情况时,能重新回到静止状态。
由于采用一个静止频率F0,就可以很容易地在接收端检查本方案是否按原定程序进行。在这种情况下,就可以发现是否发生了有任何频率F0、F1-F4缺位造成的故障。
转换时间Te要根据信号最大循环时间选取,而信号最大循环时间并不取决于接收转换级K1-K4的n的数目和转换时间Ts。从指令加权器BW或接收调制-解调器发出的每一个信号,都包含有一段时间间隔。这段时间间隔相当于扫描时间Ts。当有n个互不相干的指令时,信号的最大循环时间为nTs。
选定转换时间Te时,应使其大于最大中断时间(n-1)Ts。这样才可以使发送端经过最大循环时间重复同样的指令,能够使接收端不致于发生时间中断。在选定发送端转换级K1-K4转换时间时,要使其大于在接收端E上足以能够处理一个传输信号所用的时间。
由图3第1-4行及1′-4″行可见,如果有限的传输时间忽略不计,延迟时间Tv显然小于(n-1)Ts。Tv是在装有“与”逻辑元件的发送设备S的输入1-4上出现一个指令的时间与在接收设备E的相应输出1′-4′上使指令还原的时间之间的时间间隔。因此,例如当在输入1上首次出现指令的时间与在输出1′上还原指令的时间间隔为0个时间单位,则延迟时间Tv2为一个时间单位,延迟时间Tv3为1/2个时间单位,而延迟时间Tv4为两个时间单位。
由图4第1-4行及1′-4′行可见,如果有限的传输时间忽略不计,延迟时间Tv显然小于最大循环时间nTs。Tv是装有“与非”逻辑元件的发送设备S输入1-4上出现的一个指令的时间与接收设备E的相应输出1′-4′的还原指令时间之间的时间间隔。因此,例如当在时刻t=19.5在输入2及1上产生的指令的延迟时间都只有零个时间单位(参阅图4,第2,2′及第1,1′行)。而当在时刻t=19在输出3及4上产生的指令,如上所述由于输入1在时刻t=19.5时出现了一个较高级的指令,结果使延迟时间Tv5为2.5个时间单位,而Tv6为3.5个时间单位。
有关缩写符号一览表S 发送设备n 发送设备的输入项数K1-K4发送端的转换级T 发送端的触发脉冲源BW 指令加权器FS 发送调制-解调器F0,F1-F4频率E 接收设备FE 接收调制-解调器K1′-K4′ 接收端的转换级T接收端的触发脉冲源Ts 转换级K1-K4的扫描时间Te 转换级K1′-K4′的扫描时间Tz 循环时间Tv 延迟时间
权利要求
1.快速传输n个互不相干的指令的方案,传输时,在一台发送设备上输入指令,并且在此将指令编码,然后变成待传输的信号,信号经过串行传输后,在一台接收设备内解码,转变成为并行的待收指令,其特征在于当出现一个指令时,形成一个指令独有信号,当同时出现至少两个指令时,则按在接收设备S上接收的先后顺序形成指令特有信号的序列。
2.按照权利要求
1所述的方案,其特征在于当未出现指令时,也同样形成一个待传输的信号。
3.实施权利要求
1或2的方案所用的电路,其特行在于在设有n个指令输入(1-4)的发送设备上设有n个单稳转换级(K1-K4),其扫描时间为Ts,转换级由逻辑电路元件控制;在发送设备(S)上,设有指令加权器(BW),用来进行指令编码及并、串联变换,在指令加权器上设有n个询问输入(11-14)和输出(21-24),用来操纵发送调制-解调器(FS),还设有n个输出(21-24),用来操纵逻辑电路元件;指令加权器(BW)的输出(25-28)分别接在逻辑电路元件的第一输入上,逻辑电路元件的第二输入接在脉冲触发源(T)上;接收设备(F)上设有接收调制-解调器(FE),调制-解调器上设有一个输入和n个输出(31-34),用来作信号的串、并联变换,还设有n个单稳转换级(K1′-K4′),其扫描时间Te>Ts(n-1),转换级的输入接在接收调制-解调器(FE)的输出(31-34)上,转换级受触发源(T1)的控制,并且从它的n个输出端(1′-4′)输出还原的指令。
4.按照权利要求
3所述的电路,其特征在于在选定发送端转换级(K1-K4)的扫描时间间隔时,要使其大于足以在接收设备(E)上处理传输过来的信号所需的时间。
5.按照权利要求
3或4所述的电路,其特征在于逻辑电路元件采用“与非”元件。
6.按照权利要求
3或4所述的电路,其特征在于逻辑电路元件采用“与”元件。
专利摘要
将最多为n个互不相干的指令输入一台发送设备(S),并在此进行编码,将其转变为待传输的信号。在未出现指令时,也形成一个待传输的信号。当出现一个指令时,形成一个指令独有的信号;当同时出现至少两个指令时,就会按照发送设备所收到的先后顺序,形成按照规定顺序排列的指令独有信号循环序列。经过串联传输,在一台接收设备(E)上将该信号解码,并将其还原为并联的输出指令。
文档编号G08C15/00GK86105173SQ86105173
公开日1987年3月4日 申请日期1986年8月22日
发明者欧文·舒姆 申请人:西门子公司导出引文BiBTeX, EndNote, RefMan
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1