专利名称：系统自动诊断的内核测试接口和方法
技术领域：
本发明一般涉及基于微处理器的电子系统的测试和故障查找，更准确地说，涉及使用存储器仿真技术对基于微处理器的电子系统的内核进行的测试和故障查找。
本申请与以下和本申请同时提交的申请相关，即，T.Locke的“提高存储器仿真法性能的增强型硬件”，J.Polstra的“基于存储器存取分析的内核电路自动验证”，B.White，J.Polstra和C.Johnson的“验证内核数据总线的设备、方法和数据结构”，这些都已转让给本发明的受让人。
随着在消费和工业产品中对复杂的基于微处理器的系统的广泛使用，电路故障的测试和诊断的自动化，特别是对这种系统的内核进行电路故障的测试和诊断的自动化，变得极为需要，在本领域中众所周知，这种系统的内核是指微处理器(μP)本身以及相关元件，具体是指存储器、时钟、地址总线和数据总线，为了能够正常运行，微处理器与这些元件的正确配合是必不可少的。其中用测试设备仿真内核元件的所谓仿真测试器，由于即使在该内核连最低限度运转也达不到的情况下，也能够对所述内核作较详细的诊断，所以已越来越普及地用于功能测试。
一种类型的仿真测试器就是微处理器仿真器，作为授给K.S.Bhaskar等人的美国专利4，455，654中所描述的测试器的例子，该项专利与本发明共同转让给受让人，特此引入作为对比文件。在该系统中，通过取走被测部件(UUT)的微处理器(μP)并通过UUT的μP插孔连接该测试系统而实现其与UUT的连接。该Bhaskar系统按总线存取方式工作，其中，这些单个的总线存取周期在进行其它周期之前构成并起作用。总线存取周期将所述测试系统置于与UUT总线通信状态，以执行读或写操作，然后，将所述测试系统μP转接到该测试系统的内部电路以产生带有新地址的另一个读或写命令，或者，根据从UUT存储器所读得数据进行适当操作。在这种系统中，进行单一存取周期所需要的总线转接，当应用于更快更复杂的μP时正成为一种限制，并且对合适的总线转接的设计决非无足轻重。
另一种类型的仿真式测试器是ROM(或，更一般地说是存储器)仿真器，其中用通过编程含有系统测试指令和数据的仿真存储器来代替该系统的ROM。由于ROM可与UUT数据和地址总线直接通信而且ROM插座管脚结构比较简单，故而认为ROM仿真是合乎要求的。众所周知，ROM仿真器用于软件设计和μP的操作验证，只是最近才用于故障检测和诊断，因为一般没有同步信号可运用于使该测试设备与它所接收到的测试结果相同步。对该问题的一个解决办法，公开于M.H.Scott等人于1988年2月19日提交的美国专利申请07/158，223，即“基于微处理器的电子系统测试和故障查找的存储器仿真方法和系统”，该专利已转让给共同受让人，特此全部引入作为对比文件。该测试系统包含基于μP的主机和接口箱，后者也包含与所述μP和UUT存储器插座相连接的基于μP的系统。该接口箱包含与UUTμP相连的专门逻辑电路用以在所考虑的总线周期内提供高分辨率同步信号，以便产生完全的查找故障的故障隔离，即，可实现与先有技术μP仿真同样有效的隔离。这是因为，由于μP产生的高分辨率同步信号可用来隔离和评估在存储器的插座上的地址和数据总线上监测到的信号，如同对来自μP连接点的信号一样方便。接口箱获得微处理器的控制，然后由微处理器执行与UUT存储器空间相连的仿真存储器所提供的指令。分析器RAM在每一总线周期监测UUT存储器接点，而该总线周期是利用UUT存储器芯片选择线编码的。
如上述申请所公开的，由于基于μP系统的趋势是增加RAM而减少ROM并有可能全部取消ROM，故，也可将ROM仿真归纳为存储器仿真(例如任何存储器或部分存储器的仿真)。
虽然，在与本发明共同未决的申请中详细提供其中所描述的系统的细节，但为简略起见，在这里不予重复，该系统的概观如
图1-图3所示。
图1和图2展示了整个测试系统，该系统包括小尺寸的主机部件10，该主机部件包括探针32，键盘20和显示器22。用本领域众所周知的方式通过多导线电缆连接存储器接口箱12与主机。该接口箱最好包含个性模块3，该模块用来构造UUT所用处理器类型的测试设备。多线电缆也连接该接口箱与存储器模块100和同步模块150，同步模块150主要起双向中继器作用，以确保电缆可靠通信，并且也能执行一些逻辑和转换功能。存储器模块也可为UUT存储器提供连接，因此，在完成存储器仿真测试时，UUT可在运行中用其自身存储器70适当地通电进行测试。可以理解，由主机，接口箱和各模块构成的物理配置虽然从操作者方便观点看认为是最好的，但对本发明不是必不可少的，例如，可包含在公共机壳中或重组并分布在比所图示更多或更少的机壳中。
下面是详细参考图3对与本发明共同未决申请的系统操作的简短概述，图3是图2所示系统更详细的原理图。操作者用键盘20、显示器22启动所考虑的特定的测试，控制测量电路24产生指令和命令，后者通过I/O28、电缆50和接口箱内I/O46传送到接口箱内核。接口箱μP40启动接口箱12内的电路以执行所需要的测试。将诊断指令置于仿真RAM64中，通过I/O端口46和电缆90传送复位控制信号以得到μP70的控制，μP70复位然后开始执行仿真RAM64中的指令。分析器RAM62监测电缆92返回的测试结果并将这些结果送至接口箱内核，接口箱内核通过电缆50依次将信息传输回主机10。如检测到故障，可提示操作者将探针32置于UUT14内特定结点上，从UUT微处理器70抽取的同步脉冲保证由该探针读取到的信息在适当时间内出现，即在所考虑的总线周期内出现。
图1-图3所示系统的一个重要方面是使用芯片选择线82对从在存储空间72的UUTROM上执行读操作所得到的有用信息进行检索。在这种测试方法中，将UUTμP70复位并开始执行仿真RAM64的的存储空间的指令。随着UUTμP70执行若干总线周期，UUT地址译码器80将芯片选择译码为0和1序列。分析器RAM62监视存储器72插座的芯片选择管脚，当特定总线周期内的芯片选择信号不是所希望的逻辑电平，便指出有故障。用这种方式，可将测试结果从ROM插座传回到接口箱。
图4更详尽地展示了仿真RAM64与UUT存储器72之间的互连。更准确地说，由于电缆92可能非常长，所以，可以配存储器模块100以调整信号，以确保运行正确。当然，如果电缆92非常短，那么，就不需要存储器模块100。
包括在存储器模块100中的是插入在信号通道中的缓冲器102和104。电缆92的端点包括与UUT存储器插座直接连接的连接器110，ROM模块100可包括插座112，以接收UUT存储器。在这种配置中，操作者可从来自接口箱12的指令中加以选择，即，从仿真RAM64或从插座112中的UUT存储器中选择。因此，可装置开关114，用以或者允许数据缓冲器102或者允许存储器插座112而禁止其它。在被仿真的UUT存储器为引导ROM的情形下，根据UUT总线宽度，可能有好几个UUT引导ROM，因此需要好几个连接器110和好几个存储器模块100。实际上，本发明提供了几乎包容任何UUT存储器配置的足够的灵活性。
该测试设备的一个重要特点是提供分别用仿真RAM体64A和64B表示的两个仿真RAM存储体。为确保在功能测试期间，UUT保持带电状态，在该测试期间，总是把一个仿真RAM体加到UUTμP70上。所以，接口箱内核可将μP指令写入两个存储体中的一个，而将另一存储体转换到UUT存储空间，同时，UUTμP70正执行来自另一存储体的指令。在适当时候，可以这样的方式切换存储体，即，使得UUT微处理器70意识不到正在执行的指令是来自另一仿真RAM的。仿真存储体选择信号系由逻辑电路70所产生，对此将联系图5再加以讨论。
来自仿真RAM体64A和64B的数据通过数据总线并经由缓冲器102传到存储器插座。来自UUT存储器插座的信息以UUT存储器输入的形式送回到总线122，并通过存储器模块100中的缓冲器104送到接口箱112，以后可看到，这些UUT存储器输入将由分析器RAM62和逻辑电路60加以使用。再参考图4，ROM类型选择逻辑电路126连接到UUT存储器输入总线，即，如果UUT存储器72为一ROM，则产生一信号确保正确的管脚信息与接口箱12相匹配。即，虽然JEKEC管脚的物理构造各个ROM也许都是相同的，但从ROM到ROM的电连接可能是不同的。(在其它位置上)接口箱内核将被仿真的ROM类型告知逻辑电路126。
虽然其同未决申请中的系统能进行完全诊断并提供高度自动化的测试，但是，操作者常需要探测UUT以实现该系统的全部诊断能为。这种所要求的探测很费时而且要求测试设备的操作员有很高技巧。这种结构和测试过程并没恰如其分地考虑到UUTμP边缘层上的可操作性，也没有充分利用可从“引导”推导出来的诊断优点，其中，测试始于最简单功能，并进行足够量的逐渐复杂功能，直至可以推导出所有电路的全部功能完备性或完全诊断出故障。
相应地，本发明的主要目的是提供比现有基于μP的系统有更高程度的自动化的测试。
本发明另一目的是提供一种使所需的对UUT的探测数量为最小的系统。
本发明的又一目的是通过存储器仿真提供所有内核结构的全部诊断和故障隔离。
本发明面向用于测试设备的测试过程，所述测试设备用于测试基于μP的系统和设备。更准确地说，本发明用硬件来实现的过程，该过程利用引导，而且，使用最简单的现有结构和最小量错误检测信号。本发明的测试过程，如用与共同未决的Scott等人申请的类似的存储器仿真系统来实现，那么，在μP的低操作层和不操作内核中还提供内核诊断能力。
本发明包括对基于微处理器的被测部件(UUT)的内核进行测试的方法，其中，所述被测部件带有微处理器(μP)、存储器和数据及地址总线，所述方法包含的若干步骤有将至少一条装入指令置于在电气上代替所述UUT存储器的仿真存储器中，启动UUTμP复位，执行所述装入指令将预定位模式置于部分地址总线，检测部分地址总线上位模式并评价该地址总线上的位模式，通过运行装入指令来检测错误。
本发明包括总线测试原语，该原语包括如下特有步骤，即，将至少一条装入指令置于在电气上取代(例如，物理取代或与电源并联，而该电源与UUT存储器没有连接)UUT的存储器中，启动UUTμP的复位，执行装入指令将预定位模式置于部分地址总线上，检测部分地址总线上位模式并评价该地址总线上位模式，通过运行装入指令来检测错误。
本发明还包括数据激励原语，该原语包括如下特有步骤，即，将一个位模式序列装入仿真存储器的存储单元(该单元已在电气上取代UUT存储器)。启动UUTμP的复位，产生响应μP复位的同步信号，按照同步脉冲来检测数据总线上的位模式和/或芯片选择线上的信号，以及分析数据总线和/或芯片选择线上在反复的μP复位时由位模式序列引起的信号模式，以验证或诊断数据总线线路的功能性。
本发明包括的另一特色是地址激励原语，该原语的特征在于包括如下步骤，即，将一小程序或选定的位模式装入在电气上取代UUT存储器的仿真存储器，复位μP使之执行程序，检测地址总线上位模式并相对于所选定的位模式评价地址总线上的位模式，以诊断数据总线上相应线路上的故障。
鉴于以下关于本发明和附图的详细描述，本发明的以上叙述和其它目的对本领域的技术人员来说是显而易见的。
图1是Scott等人在上述的与本发明共同未决的申请中所公开的测试设备的图解，本发明适用于该设备;
图2是本发明的简化方框图;
图3为图2所示的整个系统的详细的方框图;
图4和图5为接口箱、存储器模块和同步模块的内部构造的详细图解;
图6是用本发明实现的引导测试的层次结构的图;
图7是激励原语和用于总线诊断的特征标记的关系的图解;
图8是用于本发明的总线测试原语的流程图;
图9是用于本发明的数据激励原语的流程图;
图10是用于本发明的地址激励原语的流程图;
图11是用于本发明的互补地址激励原语的流程图;
图12是用于本发明的探测总线线路测试过程的流程图;
图13是用于本明的锁存和粘连总线线路的非探测测试的流程图;
图14为用于本发明的被探测总线线路诊断的例行程序流程图;
图15是用于本发明的非探测总线线路诊断的例行程序流程图;
图16图解了向量复位处理器的地址激励原语的实现过程;
图17图解了复位执行处理器的地址激励原语的实现过程。
本发明用存储器仿真测试设备来实现，更准确地说，是用Scott等人的共同未决的申请中所公开的类型的设备来实现的。本发明包括大量新颖的过程，这些过程包括总线测试原语，数据激励原语和地址激励原语，它们将在下文分别进行概述。这些原语的每一个都具有用来测试基于μP系统的内核的特定部分的实用性，根据本发明顺序执行该原语时，可得到高速的操作便利的高度自动化的测试和诊断。
借助测试设备主机中的程序来执行总线测试原语。总线测试原语的主要功能是确定μP能否在内核执行基本读写操作，并且，该功能仅仅由单个读写操作构成。如测试成功，就可得知μP至少能够存取存储器，在这种情形下，仿真存储器接收数据总线上的位模式并将该位模式置于可由接口箱接收并监测的地址总线上。由于测试设备通过产生特征标志来执行数据和地址总线的诊断，然而，在最佳实施例中，总线测试原语以程序的方式执行，该程序预定使用对应于引导存储器的部分数据和地址总线。无论是作为单个操作还是作为操作序列来实现，重要的是总线测试原语并不包含数据和地址总线的线路，或者，甚至不会用尽可置于这些线路或部分线路的位组合，因而总线测试原语能够迅速地起合格/不合格测试的作用。借助于验证，而不是完全地测试，一组总线线路的功能性、其它原语和结果报告以及从芯片选择线路上获得结果变得更为容易;与所提及引导技术一致，其中是根据对在该测试过程中某一点上已测试过或验证过的操作结构中的最小部分执行所述过程，并通过所述最小部分对所述过程进行监测。从用户观点看，重要的是不需要探测的总线测试。
数据激励原语是在比总线测试原语较低级的μP可操作性上实现的，具体地说是通过重复对μP复位实现的，在执行总线测试原语之前已对其功能进行测试。复位时，μP访问引导存储器的第一单元并检索存贮其中的位模式。数据激励不是一个程序而中通过改变每次日复位时引导存储器第一单元的位模式来实现的。重要的是要注意到该功能对所谓向量复位和执行复位两种类型的微处理器是公用的。无论哪类μP，从存储器检索出的位模式都可通过数据总线进行通信，并可在地址总线上出现。
在复位期间，μP在起始读取引导存储器的第一单元时产生由同步模块获取的同步脉冲，与所述接口箱通信并用于评价在数据总线上出现的信号，或者通过探测来收集数据总线线路的特征标记，或者最好是通过对数据总线的验证而不是测试。这可通过类似于总线测试的过程完成，该过程在监测芯片选择线路的同时使用完备的数据激励的位模式序列。在这种意义上数据激励序列是完备的，即，该序列是由一串基本上任意的模式组成，尽管如此，还是选择该序列使得在数据总线每一线路上产生唯一的特征标记。如总线测试原语描述中所说明的那样，对存储器引导区进行操作，芯片选择线(地址总线高位信号的逻辑函数)仅当一个或多个高位信号，在循环通过引导空间单元时所料到那样为非零时，该芯片选择线反映出一个错误，而即使一个或多个高位的总线线路与地粘连，合格/不合格测试也能通过。同样，在执行数据激励序列时所预料到的芯片选择信号的有无，反映有没有一条高位线路被闭锁。(如，与地短路)如通过该测试，只剩粘连线路费故障，其中数据总线的一条线路与另一数据总线线路粘连。这种粘连线路故障可在后面通过探测或最好是在地址总线测试后进行自动诊断来加以诊断，这已借助于数据总线的验证使之成为可能。
数据总线验证后，可用数据激励原语方面相同的激励序列来实施地址总线的测试。然而，这是通过实施使用这些位模式并收集特征标记的编程的读/写指令序列来实现的，其中所述收集特征标志或者使用探测，或者最好是用分析存储器，从该分析存储器中可演释出闭锁或粘连线。如上所指出的，只有有限个激励序列的位模式就能实施地址线的完备测试。地址总线线路一旦完全被诊断，由于数据总线线路上的任何故障也反映在地址总线线路上，因此数据线的完全诊断也是可能的。既然地址总线线路已完全测试，所提及的任何故障就可与特定总线隔离。指出以下事实是有益的对执行复位处理器来说，用于执行地址激励原语的程序可能为单条指令。对向量复位处理器来说，依赖引导单元地址得到第一指令地址的，地址激励原语一般完全不需要指令，将所要求的位模式仅仅置于仿真存储器的复位向量单元中。
从整个系统和方法角度概括以上概述的原语，当要求执行基于μP的系统的内核的测试时，仿真存储器在电气上取代被测部件存储器，同步模块通过导线140和μP的时序信息和强制管脚如复位管脚相连接。当启动测试过程时，进行某种校验以确定将电源供给内核中将要在下面详细枚举的元件。然后进行复位过驱动校验来确定实际上该接口箱能否启动μP的复位，并且，借助同步模块监测该复位过驱动校验，以确定该复位线是否先是有效然后又无效。μP的实际复位并在这一步检验，而只是当应该能够这样做的信号在μP的适当管脚上出现时才进行检验。接着，同步模块捕获待评价μP的时钟信号。如果该接口箱没有接收到μP时钟信号，那么，对时钟进行额外的检验判断它是否变慢或短接，并且，对强制线上信号的未预料的值进行额外的校验。
这时，对μP本身未曾进行任何测试，不过，已证明信号足以确定这些测试可能进行。这些测试的基础，即，μP复位，通过过驱动复位线和查找芯片选择线上的芯片选择信号，其中，所述芯片选择线与来自地址译码器80的引导存储器单元对应。如果成功，再次复位μP用以检验地址总线低位线上的正确信号，以存取引导存储器的第一单元。这个过程现已证明内核的足够功能性，可继续进行如上概述的总线测试序列、数据和地址激励原语序列。还应该注意到，如果至此实施的任何测试已经指明故障，便无需使用μP复位以外的任何更复杂或高级的功能就能清楚地指出特定的内核故障。上面概述的总线测试，在其第一循环(可能仅有的)中只证明另一对完全测试和诊断内核其余部分所必需的功能，即，读和写操作。还应该记住，由于同步模块产生的高分辨的同步脉冲，可将所考虑的总线周期隔开，并根据响应用来运用这些线路的激励模式所产生的特征标记进行总线的评价。例如，因为在激励原语中只有12个位模式(如下面例示的)才是必需的，以便运用总线中32条线路，对每一线产生唯一特征标记用于对总线的完全诊断，所以，可使测试速度显著增加。
概括整个系统和方法，仿真存储器在电气上取代UUT的存储器，检验测试设备强迫μP复位的能力，然后确定访问引导存储器第一单元的能力。实施总线测试(如以上所概述的)用来测试μP的读和写操作，然后进行数据和地址总线上较低位上的合格/不合格测试。随后，可进行数据总线线路的测试，但最好只是为准备地址总线的测试和诊断而进行数据总线线路的验证，此后，如果还未完成，可由接口箱自动地进行数据总线线路的完全诊断。
上面对本发明主要特点作了一般描述和归纳，下面参考图6将更详细地考虑引导测试的分层结构。首先进行一般的内务检验601。这些检验包括电源和接口箱连接的基本验证，具体有接口箱插入否？UUT通电否？存储器模块有电否？接地保险丝接通否？由于POD启动μP复位的能力对所有测试过程是基于的并且也是最基本的μP操作，所以，执行下一操作，即，过驱动检验(602)，以便确定该接口箱事实上能否通过过驱动μP复位线使μP复位。这可通过如上所述的对复位线的监测来完成。如果已经给μP提供可使其复位的信号，那么，进行总线周期时钟测试(603)。总线周期时钟为内部接口箱信号，该信号允许接口箱跟踪UUT的执行。该信号由用同步模块检出的UUT信号中产生。如果在预期频率和电压容差范围内设检测到时钟信号，那么，如图6中(613)和(623)所示检验确定UUT时钟是否慢了、UUTμP是否固定、或是否有效。下一步，进行引导ROMCS/OE(ROM只读存储器;CS;芯片选择;OE输出允许)检验(605)以确定是否接收到和引导ROM地址符合的芯片选择信号，并在复位后允许其输出。上述步骤证明接口箱可实施测试过程，如上所指出的，该测试过程不再需要执行μP复位能力以外的UUT的功能。
接着，以如下所述方式进行合格/不合格总线测试(650)。这种总线测试涉及更复杂但仍是基本的执行读写操作的功能。从接口箱的观点看，该测试是确定UUTμP能否将信号从数据总线传输到地址总线。这不是完备测试，事实上在这一点上由于故障可能出现于μP的地址或数据总线而不能进行诊断，故而不能进行完备测试。另外，对可从地址总线导出信号的存储器仿真测试器来说，μP必须能从仿真存储器的至少一个地址里读出信号并将该信号置于可以评价的地址总线上。如果通过该总线测试，可使用该功能在将数据激励原语置于由总线测试确定可进行读写操作的引导地址或其它地址时，通过执行复位序列对数据总线完全测试(651)。另一选择为，由于使用较少功能数据线路便可从仿真存储器中调用诊断地址总线的位模式，所以，可以仅仅证实数据总线的功能足以允许进行地址总线的诊断(653)。一旦已诊断或验证数据总线，可运行地址激励原语以便完全诊断地址总线，如(652)所示。如没有通过地址激励测试，可执行探测数据线路测试(607)和使用地址激励原语的引导区地址线路测试(608)的序列。如数据总线验证成功，由于所发现故障在一条地址总线或数据总线上，故可通过从地址激励原语获得的特征标记的简单分析，指定其中之一为故障线，从而继续该过程，对地址总线作完全诊断。如数据总线验证没有成功，在测试(607)和(608)之后，进行闭锁数据线654，655的测试。应该注意，在完成UUT内核诊断的任何时刻都不需任何手工探测(除非不能证实数据总线)，这种测试方法的自动化程度有相对于其它测试设备和设备很显著的改进。
下面参考图7，解释特征标记的概念。执行激励原语时，将任意位模式并行地置于总线之一。该模式(如有故障，为另一个)由接口箱辨识并存储于图3和5所示的分析器RAM62中。图7原理上示出在分析器RAM62中这些模式的前16位的存贮。例如，原语第4步中所存储的对应于时间14的模式示于701处。总线给定线路的特征标记处在纵列中，例如，对于总线第4位线路，处在702位置。所以，可以理解，特征标记是执行原语时间周期上线路状态的函数，如线路正常，总线每条线路的特征标记是唯一的。将特征标记用于诊断的动力在于预知的主要故障为总线线路固定为高或低，在这种情况下，特征标记由全0或全1组成，另一主要故障为与其它总线线路粘连，在这种情形下，特征标记的至少一部分与它所粘连的线路相匹配。无论哪种情形，完全识别故障所必需的比较是极简单的、并能迅速实现，而且，无需将存储器周期隔离或延迟存储器操作间的分析。还可用探针收集单一总线线路的特征标记。
将图6和图7所说明概念记住，现在更详细地考虑本发明的操作。此后，特定地址用大写字母名字表示。相对应数字地址列在表1中。
对各个总线测试，通过在特定地址上运行UUT来调用数据激励和地址激励原语。这使得该接口箱开始执行与该特定地址相关联的适当的内核测试原语。RunUUT被用来调用这些原语，因为，其实现允许这些原语消耗大量时间而不会引起主机超时，这是由于仿真存储器中位模式序列的位移是在主机控制下进行的。
当通过RunUUT调用内核测试原语完成时，接口箱将到达断点的故障发信号给主机。这向主机指出该原语执行结束。然后，主机可从各种特定地址中读到状态信息和结果。
总线测试原语总线测试原语执行UUT内核基本的合格/不合格测试。从用户观点看测试的最重要属性是不需要任何手工探测。如上所指出的，这意味着运行总线测试无需用户相互作用和介入。总线测试原语并不完备地测试整个UUT内核，这样做可能需要手工探测。但是，总线测试原语允许对内核的这样一些部分进行测试，即，这些部分必须能正常工作以便执行UUT存取，例如读和写。总线测试原语并不完备，并且可以是简单的单一读和写指令，但最好是，总线测试原语的范围要对应于引导存储器或ROM的大小。
本质上来说，如图8所说明的，鉴于每个数据和地址总线至少有一部分必须是完好的，以便执行读和写操作这一事实，总线测试原语将来自仿真存储器(801)的“1”和“0”的任意模式置于数据和地址总线上(802)。例如，假设32位处理器和2K字节的引导ROM置于起始地址0。这2K字节存储器区域可用低位11根地址线完全存取。总线测试原语将达到完全运用这些线路的程度，高位芯片选择线路监测其非零条件，该条件为剩余的21条地址线的逻辑函数。为进行总线测试，所有较高位地址线必须保持为0。(即使与地粘连)。理论上说，总线测试原语可提供除确定执行程序之外所有数据线的测试，引导存储器，实际上可能只覆盖比如说16条地址线。所以，总线测试原语实际上只测试与引导存储器相连的那些数据线。假定已适当设计并实现微处理器专用代码，可推导得出，如果通过总线测试，那么UUT读和写是可能的。这样的读和写可用于对内核更完全的测试。
如果按照总线测试原语来进行的总线测试，报告一个故障，往住就不能提供很多的诊断信息。至此不通过手工探测往往不能简单地得到详细的诊断。这便是将总线测试称为合格/不合格测试的原因。由总线测试检测到内核故障后，使用带有数据激励原语或最好采用使用以下描述的激励原语技术的探测，可诊断出故障的原因。
激励原语本发明所用的三种激励原语(包括如下所述的互补地址激励)不同于总线测试原语，因为它们并不直接测试内核的任何部分。尽管最好设计这些模式序列及模式本身使序列长度最小，并与完整诊断得到足够长度的特征标记的概率相一致，然而激励原语几乎可把基本上任意的模式置于总线上。监视并存储这些模式以便为总线的每一线路产生唯一的特征标记。然后便可对这些特征标记分析以便隔离和识别总线线路故障，尤其是对闭锁和粘连的线。
特征标记的收集提供了比起先有技术较独特的优点，因为只是在施加了适宜的模式的完备序列以及选择并构造了激励原语模式和序列之后才进行特征标记的分析，使得简单、逻辑操作执行迅速完全成为任何所发现故障相同性和本性的特征。如上所述，在同步模块输出支配下集中的特征标记的分析，免除了在地址总线上隔开总线周期的需要和评价每个所获取样本的需要。本发明所用激励原语如下
1.数据激励(DataStim)因为内核测试偶而是在内核不起作用时进行的，重要的是具有不依赖于所有启动并运行的内核的激励功能。如图9所示，数据激励原语将来自仿真存储器(框901)的任意数据模式强制于复位(RESET)之后第一次访问的数据总线上(框902)。该原语只要求处理器在复位后产生正确的地址，从而即使数据总线有问题它仍然是有用的。
2.地址激励(AddrStim)它代表地址激励。如图10所示，地址激励使得μP将任意模式置于地址总线上(框1003)。这要求数据总线以及只有2或3条地址线是起作用的。如图10所示，复位之后，在框1003执行可能的最短指令序列，该指令序列迫使μP从仿真存储器地址1001、1002模式中输出所需地址。该地址本身作为中间数据通过数据总线传送。
3.互补激励(CmpStim)它代表互补地址激励。类似地址激励，如图11所示，互补激励代之以传送所需地址的互补形式作为中间操作数据。然后处理器对该值取反(1104)，并输出所说明的这个地址。
总线测试再参考图8，现在详细讨论总线测试以及结果与操作员通信方式。
在BUS-TEST的特定地址801，通过RunUUT来调用总线测试。该测试完成时，接口箱将抵达断点故障信号发送给主机。然后主机便可通过从STATUS特定地址中读取测试结果。STATUS特定地址和其它后面参考的特定地址在表1中给出。STATUS的0值指出总线测试通过，那么UUT读写应是可行的。如STATUS值非0，它包括一组列出在表2中的错误标志。下面几节分别描述错误标志。
名字地址ACT_ADDR0200000000000094ACT_DATA0200000000000098ADDR_MASK0200000000000028ADDR_STIM0200000800000002BUS_TEST0200000800000000DATA_MASK0200000000000090DATA_STIM0200000800000001EXP_ADDR10200000000000084EXP_ADDR20200000000000088EXP_DATA020000000000008CFORCE_LINE020000000000002CPOWER_MISC0200000000000018STATUS0200000000000014表1接口箱特定地址
1.电源失效/杂项故障若接口箱在总线测试期间检出电源失效或杂项故障，该位就被置位。通过阅读POWER-MISC特定地址可得此更详尽细节。该地址包含指出所识别出的特定的电源失效/杂项故障的表征码。如表3所示列出电源失效/杂项故障表征码。表征码中每一非零。位代表接口箱检出的电源失效或杂项故障。将这些位进行排序使之能直接变换为“0”和“1”的字符串，用于TL/1“faultpod-misc-faunt”语句中的“表征码”变量。
2.复位失效如接口箱不能使UUT的微处理器复位，该位就被置位。即使接口箱把复位信号加到UUT上，在微处理器插座未测出复位信号。
3.慢的UUT时钟如测出UUT时钟停止或慢得不可接受，该位被置位。在微处理器的时钟信号管脚上测量UUT时钟。
4.有效强制线如果断定一条或多条微处理器强制线阻碍该处理器完成其测试，那么该位被置位。通过阅读FORCE_LINE特定地址可得到更详细信息。该地址的内容为位表征码。该表征码的每一位对应一条强制线，被置位的位指出激活的强制线。这些位的排序是使之可直接变换为“0”和“1”的字符串，可用于TL/1“faultpod-forcing-active”语句的“表征码”变量。
5.微处理器停止该位指示UUT微处理器不能产生总线周期时钟，从而，显然微处理器是停止了。只有将接口箱构造为总线周期时钟由同步模块产生时才对该位置位。如果接口箱使用ROM1CS/OE电路，则从不对该位置位。
6.ROM1芯片选择/输出允许故障该位指示产生ROM1的芯片选择和输出允许信号的UUT电路中的明显故障。
7.坏的复位地址该位指示复位后第一总线周期内ROM1上出现的不正确地址。通过阅读以下三个特定地址的内容便可得到更多细节。ACT-ADDR包含在总线上出现的实际地址，如同在ROM1插座测量一样。该地址以UUT微处理器的角度加以设置，其地址线0为最低位。EXP-ADDR1包含所期望的地址。ADDR-MASK为标识码，其每一位的“1”对应ACT-ADDR和EXPADDR1中的有效位。ADDR-MASK中为0的地址位被忽略，因为这些位或者不存在或不能用接口箱来测量。
8.坏的复位数据该位指示复位后第一总线周期内在UUT数据总线上检出不正确数据。使用接口箱的数据闭锁，在μP插座上检出该数据。如上所述，从ACT_ADDR，EXP_ADDR1和ADDR_MASK特定地址中可读出所存取地址的细节。另三个地址ACT_DATA、DATA_MASK以完全相同方式提供了有关数据线的错误信息。
9.内核故障1和2如果这些位中有一位被置位，那么，在接着复位周期的某总线周期内接口箱检测到ROM1的不正确地址。该故障可简单地报告为“内核故障”，而更进一步诊断需要使用其它内核测试原语。
数据激励数据激励测试预定用于激励并测试微处理器的数据总线。通过将用户专用模式置于ERAM901中的微处理器复位地址来实现该操作，如图9所示。根据主机命令，接口箱复位UUT。该微处理器通过从它的复位地址读取所需模式，以正常方式开始“执行”。该接口箱在该初始读取期间自动产生同步脉冲。该同步脉冲可用于探测数据总线以检验所需模式被真正提取(框902)。在改变复位地址中存贮的模式(框903)的同时通过反复复位μP来执行数据激励，这样只要求μP较低程度的可操作性。
置于复位地址的所述模式不必为μP的合法指令。如果该模式不是有效指令，当μP试图执行该模式时，μP便停止。然而这时已将该模式读取出来并存储到主机的探测针中。μP不可能试图执行初始模式直至读取到该模式，而这时，接口箱便检索它所需的所有信息。
数据激励特征可通过装备探测器、用不同数据模式运行若干次数据激励原语。再用一个或多个以下过程来执行探测器的读出，从而收集地址总线线路上的特征标记。这时，如没有出现故障，便开始数据和地址总线的完全诊断。这时，已知由于ROM复位地址是正确的，例程Data-Stim被认为是有作用的并可用于诊断数据总线上的问题。
被探测数据线测试又，将Data-Stim用于产生激励。但由单点探针检测(框1203)的如循环冗余校验特征标记(CRC)的响应，在框1204集中起来。如图12所示，在框1201提示用户探测一特定数据线并按下探针按钮。一旦这样做，在框1202激励开始。当激励完成，立即通过音响和视觉方式告知操作者该线路是好还是坏。如果是好的话，提示操作者探测下一线路。如果不好，总是提示操作者再一次对同一线路重新探测。这是考虑到偶尔的误探测。只有当两次都产生故障信息时才认为特定线路是环的。除了提示信息，操作者还有对应于探测操作的指定键，该指定键允许操作者说明待探测线路。这对操作者可能怀疑失效线路的场合是有用的。如果操作者键入的线路没发现故障，那么，再次接受探测算法，提示操作者探测下一未探测管脚。已经发现为了让操作者快速探测电路板，音响的“好/坏”指示是非常重要的。
引导空间地址线测试一旦通过以上两项测试，就得知UUT数据总线是完全可运行的。这便允许Addr-Stim运行。Addr-Stim的重复引用用以产生激励，而ARAM用于接收在ROM模块上接收到的响应。借助于这种激励/响应技术，可以分析引导空间所有地址线，并报告其中故障。下文描述该算法。
这时，内核被完全测试，任何存在的故障应向用户指出。
操作增强尽管以上引导空间地址线测试步诊断例程产生诊断内核故障的好的结果，但从测试速度观点看这并不是最优的。该测试的单个最慢部分，上部数据总线测试出现于地址线测试之前。很清楚如果地址线测试在探测数据总线之前进行，就可提供更优的测试。然而，地址线测试使用Addr-Stim，而Addr-Stim要求在可使用之前先测试数据总线。
现在认为需要的是一种新的测试，这种测试可用来验证数据总线而无须探测。现已认识到无须探测就能诊断数据总线，为简单地验证其功能起见，用这种新的测试，可将所谓“数据总线正常”(“Databus-Ok”)的测试调整如下增强总线测试的程序test-1-through-5()!测试1-5之上的总线if(Databas-ok())then!确认数据总线test-addresses()!测试8之上的总线elsetest-data-lo()!测试6之上的总线test-data-hi()!测试7之上的总线endif结束增强总线测试的程序这样，如果例程Databus-Ok报告存在数据总线方面的问题，只需执行对数据线的探测。
数据总线正常(DatabusOk)由于可用原语和导出的特征标记发现所有固定(粘连的高电平或低电平)和粘连(与另一线短接)线路，所以，无需探测便可推导出数据总线是起作用的。最好使用一算法来命令Addr-Stim和Cmp-Stim两者来产生复位地址。从数据激励结果5之上可知复位地址可从μP成功地导出。通过考察Addr-Stim和Cmp-Stim两者的地址特征标记或跟踪，可确定它们是否失效，如果通过Cmp-Stim和Addr-Stim，那么可假定数据总线是可用的。由于Addr-Stim和Cmp-Stim对相同线通过了互补的相同地址，因此，可以确定任何引起故障的粘连为高或低的数据线。
总线测试算法有两种一般的总线诊断算法，即，1)非探测测试与诊断;2)探测测试与诊断。
1)非探测总线测试与诊断该算法如图13和15所示，用于“闭锁数据线”和引导空间地址线测试。
在框1301，1501先取以下12个32位模式并加到地址或数据总线。如果该数据总线正在被测试，那么，使用Data-Stim来驱动该模式。如果正在诊断该地址总线，那么，便使用Addr-Stim。所导出模式的实际宽度取决于正测试总线部分的宽度。这些模式保证可以检测出与高、低电平或其它线路任意组合粘连的任何线路。(这些模式用32位的16进制数据表示，其中最低位映射为最低总线线路)
(1)$FFFFFFFF！所有位为高(2)$FFFF0000！16位为高，16位为低(3)$FF00FF00！重复的8位为高，8位为低(4)$F0F0F0F0！重复的4位高，4位低(5)$CCCCCCCC！重复的1位高，1位低(6)$AAAAAAAA！重复的1位低，1位高(7)$55555555！重复的1位低，1位高(8)$33333333！重复的2位低，2位高(9)$0F0F0F0F！重复的4位低，4位高(10)$00FF00FF！重复的8位低，8位高(11)$0000FFFF！16位低，16位高(12)$00000000！所有位为低逐一选取这些模式，将相应结果(框1302，1502)置于分析器RAM62中(框1303，1503)。然后，该算法逐位比较激励与激励与响应。(框1304，1504)。如果发现某特定线路所有12种响应为高或低，便产生故障信息指出该线固定。若结果中某一位不是总为高或低，但与激励值不同，那么，就标记该总线上所有故障，指出某特定线路是否与高、低，或其它线路粘连。
2.探测总线测试和诊断该算法图示说明于图14，用于探测未测试的数据线。(框1401)在本测试中也使用以上所述12种模式的相同序列。由Data-Stim例程选取这些模式(框1402)。在框1403中，与接口箱数据的同步信号相同步，用单点探针该响应并作为循环冗余校验特征标记(CRC)加以存贮(框1404)。在这方面，假定已知的正确CRC已对每一数据线预先计算出来，并嵌在测试程序中。另外，假定已经对短接高或低电平的线路计算出CRC。
由探针获得的CRC在框1405与该线路已知的正确的CRC、已知的线路固定为高或固定为低的CRC进行比较。
如果CRC与这三个值中任一个相匹配，那么，立即可宣称该线路是好的、固定为高或固定为低的。如CRC仍不同，则指控该线路被“粘连”。该算法允许立即指控经探测线路(如果不好的话)而不是指控已探测总线中所有其它线路。
如UUT有一地址总线故障，那么，有可能在错误地址上出现初始提取。所以，所取数据将不是用户所说明的模式。在复位周期，接口箱检验该地址以保证其正确，并通过在STATUS寄存器中设置坏的复位地址标志来报告不正确地址。
要使用数据激励原语，首先必须将所需数据模式写到EXP-DATA特定地址。然后通过执行在DATA-STIM特殊地址的RunUUT来调用数据激励。当该原语完成时，该接口箱将抵达断点故障信号发送给主机，恰如为总线测试所做的那样。
用户可通过读取和检验STATUS寄存器来检索数据激励操作的结果，恰如总线测试所做的那样。相同故障是可能的，可通过阅读其它特定地址来获得相同细节。
如果在数据激励后，STATUS寄存器中包含零，那么，用户必须不设想为操作成功。在数据线上出现的故障不能被直接监测或者所选择的同步方式不适于使用数据闭锁，这些都是可能。
因通过从ERAM读取模式进行数据激励操作，它只能运行用接口箱ROM模块导出的部分数据总线。例如，考虑具有32位处理器的UUT，但该处理器只使用2个ROM模块。这种情况下，数据激励只能测试由引导ROM插座导出数据总线的一半。
用户可通过运行数据激励原语来确定哪些数据线是可测试的。然后读取DATA-MASK寄存器。该寄存器中对应于可测试数据位的位置上有“1”，其它位置上为“0”。
地址激励地址激励原语打算用来激励和测试微处理器的地址总线。它是通过将非常小的程序装入ERAM，并复位UUT以执行该程序，从而进行运行的。该程序是微处理器专用的，预定将用户说明的地址用最少可能的总线周期个数置于地址总线上。地址激励的ERAM程序的结构主要取决于复位后微处理器的动作。有些类型的处理器，例如Motorola68000系列和ZilogZ8000系列，从一固定地址提取复位向量。然后将该向量装入程序计数器并从该处进行处理。这种类型处理器称为“向量复位”处理器。
另一些微处理器复位后简单地从固定地址开始执行。使用这种方法的处理器包括Intel8086系列和ZilogZ80。这种类型的处理器称为“执行复位”处理器。
对向量复位处理器，如图16所示，地址激励ERAM例程一般不需要任何指令。将所需地址简单地置于ERAM中复位向量单元(框1601)。当UUT复位时，该处理器提取其复位向量并试图开始执行位于所读取地址上的指令。试图读取的初始指令使所需地址出现在该地址总线上。
对执行复位处理器，如图17所示，通常可用单指令程序来完成地址激励。置于复位地址(框1701)的指令带有直接选址方式的简单的装入指令。其地址场由接口箱填入用户说明的地址。当接口箱复位UUT时，该处理器取出并执行所述装入指令，使所需的地址被存取。
该接口箱在所考虑的总线周期内产生同步脉冲。为此，该接口箱必须知道复位后哪一总线周期包含所说明的存取。这可根据经验来确定，并通过主机设置条款传送到接口箱。
应记住的有关地址激励的一件重要的事情是，如果存在任何数据总线故障，该原语就不能正常运行。在处理器能引用所需地址之前，首先必须通过数据总线读取该地址。如果该信息在通往处理器的过程中出错，那么，处理器便会引用错误的地址。如果操作码在通过数据总线传送时变得无用，便会出现其它难以预料的问题。
这样，使用地址激励的最基本规则是，必须首先验证数据总线。一般地，在试用地址激励之前为此目的将使用数据激励。
要使用地址激励原语，首先要将所需地址模式写到EXP-ADDR1特定地址。这时，用户还应选择所需的同步方式。通过在ADDR_STIM特定地址上的RunUUT来调用地址激励。当运行结束时，该接口箱发出抵达断点故障信号。
通过读取和检验STATUS寄存器，用户可检索地址激励操作的结果。至于其它总线测试原语，以相同方式。
以处理器专用方式实现地址激励。对某些处理器，用该原语运行所有地址是不可能的。对所有处理器所保证的只是地址激励原语可用来存取执行标准读和写操作的ERAM程序所使用的所有地址。一旦这一部分地址空间已被排错，可用读和写操作来测试和诊断其余地址线。
用户可通过运行地址激励来确定可运行哪些地址线，然后，读出ADDR_MASK寄存器。该寄存器中对应于可测试地址线的位置上为“1”，其它位置上为“0”。
简要地说，本发明是面向用来对基于μP系统和设备进行测试的测试设备中的测试方法。更准确地说，本发明是用硬件实现的过程，该过程利用引导、以及用最简单的有效结构以及最小量的用于错误检测的信号。本发明的特征是使用原语并产生操作特征标记以执行合格/不合格测试，以及高速地、高度自动化地进行分析和诊断。当用类似于存储器仿真系统的系统(描述于本发明共同未决的Scott等人的申请中)来实现该测试过程时，还可提供μP的低操作层和不可操作内核上的内核诊断能力。
这样，已全面地描述了本发明及其最佳实施例，可以看到，本发明提供了比先有测试设备有显著优越性的测试设备和方法，允许以高度的自动化和用户对UUT电路最少的探测，进行完全的测试和故障诊断。
由于在不离开本发明精神和范围的情况下，可以对上述在本发明中实现的概念做出许多可能的实施例、结构和变动，所以，在文中所提出及在附图中展示的所有内容都应理解为是说明性而不是限制性的。
权利要求
1.一种用于对包含微处理器(μP)、存储器和数据及地址总线的基于微处理器的被测部件(UUT)的内核进行测试的方法，其特征在于该方法包含以下步骤将仿真存储器在电气上取代所述UUT存储器，将至少一条装入指令置于仿真存储器，发命令将UUT的μP复位，执行装入指令，将预定位模式置于部分地址总线上，检测部分地址总线上的位模式，以及评价部分地址总线上的位模式以检测在执行装入指令中有无错误。
2.一种用于对包含微处理器(μP)，存储器、数据和地址总线、及芯片选择线基于微处理器的的被测部件(UUT)的内核进行测试的方法，其特征在于，该方法包含以下步骤将仿真存储器在电气上取代所述UUT存储器，将位模式序列中的一个位模式装入所述仿真存储器单元，发命令将UUT的μP复位，产生对μP复位起反应的同步信号，按照同步脉冲检测至少一条数据总线上的位模式或芯片选择线路上的一个位，对至少一条所述芯片选择线路上和至少一条数据总线线路上根据μP的重复的复位命令形成的位模式序列所产生的信号的特征标志进行分析，以验证或诊断数据总线各线路的功能特性。
3.根据权利要求2的方法，其特征在于对所述启动复位的步骤执行多次，数目上对应于所述位模式的序列，在每次执行启动所述μP复位的所述步骤之前，将所述位模式序列的下一个模式序列装入所述仿真存储器的所述单元。
4.一种用于对包含微处理器(μP)、存储器、数据及地址总线的基于微处理器的被测部件(UUT)的内核进行测试的方法，其特征在于该方法包含以下步骤将仿真存储器在电气上取代所述UUT存储器，将一例程装入所述仿真存储器，复位μP以引发程序的执行，检测地址总线上的位模式，以及相对于所选择的位模式对地址总线上的位模式进行评价，以诊断该数据总线相应线路中的故障。
5.一种用于对包含微处理器(μP)、存储器、数据和地址总线的基于微处理器的被测部件(UUT)的内核进行测试的方法，其特征在于，该方法包含以下步骤将仿真存储器在电气上取代所述UUT存储器，将所选择的位模式装入所述仿真存储器，复位μP以引发程序的执行，检测地址总线上的位模式，以及相对于所选择位模式对地址总线上的位模式进行评价，以诊断该数据总线相应线路上的任何故障。
6.一种用于对包含微处理器、存储器、数据和地址总线及芯片选择线路的基于微处理器的被测部件(UUT)进行存储器仿真测试的方法，其特征在于将仿真存储器取代UUT的存储器，执行包含以下步骤的合格/不合格测试a)充分运行数据和地址线以检测该数据或地址总线中存在的固定或粘连线路，b)根据对所述固定或粘连线路的检测，对UUT的系统复位线进行过驱动，c)确定在所述芯片选择线路上接收到与所述微处理器引导存储器单元对应的芯片选择信号，d)确定接收到与所述引导存储器单元对应的地址，e)启动数据激励原语，该原语将数据序列中的一个数据置于和所述引导存储器单元对应的所述仿真存储器单元中，并存贮由所述微处理器在对所述微处理器的多次复位的每一次起反应的所述各数据序列中所检索出的所述数据系列，以及f)对来自与所述存贮数据的每一位相对应的所述序列的模式进行分析，以诊断和每个所述比特对应的数据线路上的故障。
7.如权利要求6所述的方法，其特征在于该方法还包括步骤g)启动地址激励原语，该激励原语将至少一条命令置于所述仿真存储器中与所述微处理器引导存储器单元对应的单元中，所述命令用于将所选地址置于该地址总线上。
8.根据权利要求7的方法，其特征在于所述地址激励原语是所选择地址的一种序列。
9.根据权利要求8的方法，其特征在于包括以下步骤h)存储在该地址总线上出现的数据序列，以及i)对由所述地址总线每一线路上的所述数据序列产生的模式进行分析。
10.用于主机和基于微处理器的被测部件间的接口设备，所述UUT带有包含微处理器、存储器、地址和数据总线的内核，所述设备的特征在于包括可按取代所述UUT存储器的方式与所述UUT连接的仿真存储器，使所述UUT微处理器复位的装置，用于一旦所述微处理器复位，在所述主机控制下，借助所述UUT的微处理器将至少一条原语置于所述偏偏仿真存储器的引导地址上的装置，以及与所述仿真存储器耦合的装置，用于检测由所述微处理器对与所述引导地址对应的至少包含一个位的地址的存取。
11.根据权利要求10的设备，其特征在于所述至少一条原语包括总线测试原语，该总线测试原语至少为一条装入指令，以及与所述仿真存储器耦合的所述装置还包括对与所述至少一条装入指令对应的地址进行监测的装置。
12.根据权利要求10的设备，其中，所述至少一条原语包括数据激励原语，该数据激励原语的特征在于将大量数据顺序地插在所述仿真存储器的所述引导地址，所述数据序列的每一个值，对所述UUT微处理器的复位序列起反应而被顺序存取，每次复位由所述的使所述的UUT微处理器复位的装置启动。
13.根据权利要求11的设备，其特征在于所述总线测试原语包括大量装入指令，所述“大量”显著少于所述UUT存储器中可存取的存储器单元的数目。
14.根据权利要求13的设备，该设备还包括数据激励原语，这种数据激励原语的特征在于将大量数据顺序地插入所述仿真存储器的所述引导地址，所述数据序列的每一个值，响应所述UUT微处理器的复位序列而被顺序存取，每次复位由使所述UUT微处理器复位的所述装置启动。
15.根据权利要求14的设备，该设备还包括地址激励原语，该地址激励原语的特征在于至少有一条命令，用于将所选择的地址置于地址总线的引导地址上，以及同步信号发生装置，该装置响应所述UUT微处理器而产生用于对在所述复位后于所述地址总线上出现的所述选择的地址进行评价的信号。
16.根据权利要求15的设备，其特征在于所述地址激励原语包含相当于所述UUT存储器至少一个段的所有地址的地址。
17.根据权利要求16的设备，其特征在于所述微处理器是执行复位类型的，其中，所述引导地址为一固定地址。
18.根据权利要求16的设备，其特征在于所述微处理器是向量复位类型的，而且所述引导地址在引导存储器空间的固定地址中加以说明。
19.用于主机和基于微处理器的被测部件之间的接口方法，所述UUT具有包含微处理器、存储器、地址和数据总线的内核，该接口方法的特征在于包括以下步骤将仿真存储器与所述UUT连接，以取代所述UUT存储器，使所述UUT微处理器复位，将至少一条原语由所述主机控制装入所述仿真存储器，所述仿真存储器的引导地址当所述微处理器复位时可由所述UUT微处理器存取，以及检测由所述微处理器对至少包含一个位、与所述引导地址对应的地址的存取。
20.根据权利要求19的方法，其特征在于所述至少一条原语包括一条总线测试原语，该总线测试原语至少为一条装入指令，以及还包括对与所述至少一条装入指令相对应的地址进行检测的步骤。
21.根据权利要求19的方法，其中，所述至少一条原语包括数据激励原语，该数据激励原语的特征在于将大量数据顺序插入所述仿真存储器的所述引导地址，所述数据序列的每个值，响应所述UUT微器复位序列而被顺序存取。
22.根据权利要求20的方法，其特征在于所述总线测试原语包括大量装入指令，所述“大量”显著少于所述UUT存储备中可存取的存储器单元的数目。
23.根据权利要求22的方法，该方法还包括数目激励原语，该数据激励原语的特征在于将大量数据顺序地插入所述仿真存储器的所述引导地址，所述数据序列的每一个值响应所述UUT微处理器的复位序列而被顺序地访问。
24.根据权利要求23的方法，该方法还包括地址激励原语，该地址激励原语的特征在于至少有一条命令，用于将所选择的地址置于地址总线的引导地址上，以及产生响应所述UUT微处理器而对在复位后于所述地址总线上出现的所选择的地址进行评价的信号。
25.根据权利要求24的方法，其特征在于所述地址激励原语包含相当于所述UUT存储器至少一个段所有地址的地址。
26.在用于对基于微处理器的被测部件(UUT)进行存储器仿真测试的设备中，所述被测部件具有包含微处理器、存储器、数据和地址总线的内核，对所述内核测试的方法包含以下步骤用仿真存储器在电气上取代所述UUT存储器，发命令将UUT的μP复位，执行总线测试原语，该原语包括响应所述复位而执行的至少一条装入命令，迭代地执行对所述微处理器重复的另一些复位敏感的数据激励原语，所述数据激励原语反复地将所选数据模式置于与微处理器引导地址对应的仿真存储器的某地址上，以及执行对所述微处理器的另一复位敏感的地址激励原语，所述地址激励原语将若干指令置于所述仿真存储器中，这些指令发命令给微处理器，将相当于UUT存储器至少一个段的所有地址的数字模式置于所述地址总线上。
27.用于对基于微处理器被测部件内核进行测试的方法，所述被测部件具有微处理器(μP)，存储器，数据和地址总线，所述测试方法的特征在于包含以下步骤将至少一条装入指令置于在电气上取代所述UUT存储器的仿真存储器中，启动UUT μP的复位，执行装入指令将预定的位模式置于部分地址总线上，经由部分地址总线检测位模式，以及评价该地址总线上的位模式，以检测执行装入指令中的错误。
全文摘要
用于基于微处理器的被测部件的内核的改进的测试设备和方法。该设备和方法可用系统的自动方式对所述内核进行基本上完全的测试而使对UUT的手工探测最少。本方法所实现的测试规程包括测试原语的使用，这些测试原语允许对每一地址和数据总线线路产生特征标记，用以标识由所述设备发现故障的类型和位置。所述使用引导技术的测试方法利用了包括总线测试、数据激励和地址激励的三种原语以优化并行测试和电路和故障诊断。
文档编号G06F11/22GK1045655SQ8910876
公开日1990年9月26日 申请日期1989年11月21日 优先权日1988年11月23日
发明者约翰·D·波尔斯特拉, 布鲁斯·T·怀特, 马歇尔·H·斯科特 申请人:约翰弗兰克制造公司