专利名称：累积式电子计数器的制作方法
技术领域：
本实用新型涉及一种计数器，特别是关于一种累积式电子计数器。
目前的机械计数器和电磁计数器的计数速度慢每秒小于15次，且易卡字漏字，磨损快、寿命短，在振动频繁场合使用抗干扰能力差，适用范围有限，专利号为86205202的电子计数器，虽能克服机械计数器的一些缺点，但显示位数少、效果差，计数速度慢，每秒10次，专利号为90209172的电子计数器虽有一定抗干扰能力，但它采用静态显示耗电大，其6位数计数显示没有无效零消隐功能，满足不了实际使用需要，难与各种传感器直接配套使用。
本实用新型的目的是针对上述电子计数器所存在的不足，设计一种耗电少有较好抗干扰和较快计数能力，并达到体积小，通用性强，价格性能比具有竞争力的累积式电子计数器。
本实用新型采用的技术方案为，累积式电子计数器，它由壳体、面框、眼罩、电池盒、计数电路和显示电路组成，计数电路包括分频电路、串联分频电路输出端的低三位计数及扫描电路和串联于低三位计数及扫描电路输出端的高三位计数及扫描电路，显示电路包括并联于计数及扫描电路输出端的驱动，高三位无效零消隐电路串联于低三位计数及扫描电路输出端与高三位驱动电路的输入端。
信号输入端设整形电路以提高抗干扰能力，设分频计数电路的结果增加计数进位制功能，能更方便地与流量、测量、测速、计量等仪表配套。设动态扫描电路的作用是省电，使整机电耗仅20mA左右，且电源稳压器无需散热片，使加接电源电压范围扩大至5～24V。采用动态扫描还能使数码管42根段码线减少至14根，使可靠性提高，缩小体积。高三位数无效零消隐电路作用是当计数信号不足四位数时，使高三位数无效零消失，有效数字的显示更直观清晰。
以下对附图作简要说明。
图1为本实用新型电路功能块框图。
图2为本实用新型实施电路图。
图3为本实用新型整体结构示意图图4为本实用新型部分剖面图。
上述图中，1为整形电路IC1(1／2的4001)，2为分频电路IC7、IC8(4526)，3为低三位计数及扫描电路IC2(4553)，4为低三位数段码驱动电路IC3(4511)，5为低三位显示电路，6为高三位数无效零消隐电路(1／2的4001)，7为高三位显示电路，8为高三位数段码驱动电路IC5(4511)，9为高三位计数及扫描电路IC4(4553)，10为复零电路，11为备用电源IC8(7805)，21为面框，22为眼罩，23为复零按钮，24为显示电路，25为壳体，26为计数电路，27为电池盒盖板，28为备用干电池，29为卡口，30为数码管，31为卡扣。
以下结合附图对实施例作详细说。
本实用新型包括机壳和机芯两部份，机壳由壳体(25)、面框(21)、眼罩(22)和电池盒盖板(27)，壳体(25)与面框(21)用卡口(29)和卡扣(31)连接。
机芯包括计数电路(26)、显示电路(24)、复零按钮(23)和线路板。
整形电路(1)由集成电路IC1、二极管D1、D2、电阻R1、R2、R3、电容C1、C2组成，具有限幅，整形和抗干扰功能，当计数信号来自机械触点时，能有效消除触点抖动引起的误计数。
分频电路(2)由集成块IC7、IC8和电阻R25～32组成，IC7的输入端CP接IC1的输出端，IC7的输出端OC接于IC2的信号输入端CP和IC8的PE端并回接入IC7的PE端，电阻R25～R28一端分别与IC7的D1～D4一端和控制线12、11、10、8一端相接；IC8的输入端CP与IC7的Q4相连接，输出端OC与IC7的CF相连，IC8的输出端与VDD和控制线9相连接，IC8的D1～D4端与电阻R29～R32一端和控制线16、15、14、13、相接。分频电路采用一级(A型)或二级(B型)分频器，控制端安排在计数电路(26)末端并伸出壳体外(如附图4)，计数电路(26)板末端印制有四根(A型)或八根(B型)断裂线，对于A型，四根断裂线分别是8、10、11、12号线，对应分频系数为23、22、21、20，例如用户需要分频系数为N＝3的分频器，只要把11、12号线分别与9号线同时连通即为3分频；若要使分频系数为N＝12的分频器，只要把8、10号线分别与9号线同时连通即为12分频，A型分频器可获最大分频系数为N＝15。B型分频器断裂线分别为8、10、11、12、13、14、15、16号线，只要其中所需的断裂线与线9相连，则可得N＝1～255之间的任意值的分频器。
计数及扫描电路(3、9)分别由IC2和IC4组成，由IC2和电容C3组成低三位计数及扫描电路(3)，由IC4和电容C4组成高三位计数及扫描电路(9)、电容C3、C4分别接到IC2、IC4片内振荡器控制端CA、CB端，IC2的位码输出端DS1～DS3分别与电阻R11～R13一端相连，IC2的段码输出端J1～J4分别与IC3的A、B、C、D相接，IC4的位码输出端DS1～DS3分别与电阻R21～R23的一端相连，IC4的段码输出端J1～J4分别与IC5的A、B、C、D相接。低三位计数及扫描电路(3)和高三位计数及扫描电路(9)各自有完全相同的扫描电路，低(高)三位计数及扫描电路IC2(IC4)的CA、CB脚接上定时电容C3(C4)后就能产生扫描信号，此信号作为段码驱动和位码驱动的同步信号，当电容C3或C4取值不同时，获得相应的同步信号，它控制段码分时显示，也控制位码按顺序巡回显示。
由J1～J4输出BCD码信号至IC3(IC5)，经IC3(IC5)译码形成段码驱动信号，经R1～R10(R14～R20)驱动数码管由IC2(IC4)的DS1～DS3端输出同步位码信号，经V1～V2(V4～V8)放大去控制相应数码管分时发光，形成动态扫描。
显示电路(24)由驱动电路(4、8)，和LED发光数码管组成，其中段码动态显示低三位数电路由集成电路IC3和电阻R4～R10组成；段码动态显示高三位数电路由集成电路IC5和电阻R14～R20组成，位码动态显示低三位数电路由R11～R13和三极管V1、V2、V3组成，位码动态显示高三位数电路由R21、R22、R23和三极管V4、V5、V6组成，IC3的a～g端分别通过电阻R4～R10与低三位段码驱动端相接，三极管V1～V3的发射极分别与低三位位码驱动端相接；IC5的a～g端分别通过电阻R14～R20与高三位段码驱动端相接，三极管V4～V6的发射极分别与高三位位码驱动端相接。
高三位无效零消隐电路(6)由集成电路IC9、电阻R24和按键AN所组成，由IC9(1／2的4001)组成的S～R触发器，其置1端(S)与低三位计数电路IC2的进位输出端OF和IC4的信号输入端相连，置零(R)端与计数电路IC2和IC4的MR复零端相连，触发器的输出端(Q)与高三位驱动电路IC5的消隐控制端BI相连；电阻R24的一端与IC2和IC4的MR复零端相连，另一端接地；复零按钮AN的一端接VDD，另一端与IC7、IC8的清零端Cr、IC2和IC4的MR端及电阻R24一端相并连。
高三位无效零消隐电路工作过程如下，当复零按钮AN＝1时，由IC9组成的触发器Q＝0，IC5的BI＝0，IC5不工作，所以高三位数不显示零，而低三位数显示零。当计数信号N处1≤N＜1000时，IC2无进位脉冲，输出端OF＝0，Q＝0，高三位数无效零消隐。当N＝1000时，IC2的OF端输出一正脉冲(使S＝1)则Q＝1，IC5的BI＝1，IC5工作，计数器显示001000，即当N≥1000时，六位数字才同时显示。
复零电路由按钮开关AN获得高电平信号，当AN接合时为高电平1，使IC2、IC4、IC7、IC8清零，使消隐电路IC9的状态转换，使IC5不工作，高三位数无效零消隐。
断电保持数据电路由二极管D3、D4、电容C5和电源EP组成EP选用1.5V电池，安装于计数器后半部。D3、D4为隔离二极管，当外供电源EC断电时，EP自动进入供电状态，且能使EP为1.0～1.6V变动时均具有数据保持功能。
本实用新型还精心设计装配图，采用双面电路板，选用小型化元件配合实施例达到小型化，根据用户需要分A型和B型，A型体积为25×50×80，B型体积为29×78×78，按用户要求也可装配成五位、四位、三位或三位半计数器。
权利要求1.累积式电子计数器，它由壳体(25)、面框(21)、眼罩(22)、计数电路(26)和显示电路(24)组成，其特征是计数电路(26)包括分频电路(2)、串联于分频电路(2)输出端的低三位计数及扫描电路(3)和串联于低三位计数及扫描电路(3)输出端的高三位计数及扫描电路(9)，显示电路(24)包括并联于计数及扫描电路输出端的驱动电路(4、8)，高三位无效零消隐电路(6)串联于低三位计数及扫描电路(3)的输出端与高三位驱动电路(8)的输入端。
2.根据权利要求1所述的累积式电子计数器，其特征是高三位数无效零消隐电路(6)由集成电路IC9、电阻R24和按键AN所组成，由IC9(1／2的4001)组成的S～R触发器，其置1端(S)与低三位计数电路IC2的进位输出端OF和IC4的信号输入端CP相连，置零(R)端与计数电路IC2和IC4的MR复零端相连，触发器的输出端(Q)与高三位驱动电路IC5的消隐控制端BI相连，电阻R24的一端与IC2和IC4的MR复零端相连，另一端接地，复零按钮AN的一端接VDD。另一端与IC7、IC8的清零端Cr、IC2和IC4的MR端及电阻R24一端相并连。
3.根据权利要求1所述的累积式电子计数器，其特征是分频电路(2)由集成块IC7、IC8(4526)和电阻R25～32组成，IC7的输入端CP接IC1的输出端，IC7的输出端OC接于IC2的信号输入端CP和IC8的PE端并回接入IC7的PE端，电阻R25～R23一端分别与IC7的D1～D4一端和控制线12、11、10、8一端相接；IC8的输入端CP与IC7的Q4相连接，输出端OC与IC7的CF相连，IC8的CF端与VDD和控制线9相连接，IC8的D1～D4端与电阻R29～R32一端和控制线16、15、14、13、相接。
4.根据权利要求1或3所述的累积式电子计数器，其特征是分频电路(2)控制端位于计数电路(26)的末端，由控制线8、10、11、12或13、14、15、16线中一根以上与线9相接而成相应分频系数的分频器。
5.根据权利要求1所述的累积式电子计数器，其特征是计数及扫描电路(3、9)分别由IC2(4553)和IC4(4553)组成，由IC2和电容C3组成低三位计数及扫描电路(3)，由IC4和电容C4组成高三位计数及扫描电路(9)、电容C3、C4分别接到IC2、IC4片内振荡器控制端CA、CB端，IC2的位码输出端DS1～DS2分别与电阻R11～R13一端相连，IC2的段码输出端J1～J4分别与IC3的A、B、C、D相接，IC4的位码输出端DS1～DS2分别与电阻R21～R23的一端相连，IC4的段码输出端J1～J4分别与IC5的A、B、C、D相接。
6.根据权利要求1所述的累积式电子计数器，其特征是显示电路(24)由驱动电路(4、8)，和LED发光数码管组成，其中段码动态显示低三位数电路由集成电路IC3(4511)和电阻R4～R10组成，段码动态显示高三位数电路由集成电路IC5(4511)和电阻R14～R20组成，位码动态显示低三位数电路由R11～R13和三极管V1、V2、V3组成，位码动态显示高三位数电路由R21～R23和三极管V4、V5、V6组成，IC3的a～g端分别通过电阻R4～R10与低三位段码驱动端相接，三极管V1～V3的发射极分别与低三位位码驱动端相接，IC5的a～g端分别通过电阻R14～R20与高三位段码驱动端相接，三极管V4～V6的发射极分别与高三位位码驱动端相接。
7.根据权利要求1所述的累积式电子计数器，其特征是面框(21)与壳体(25)为相对应的卡口(29)和卡扣(31)连接。
专利摘要累积式电子计数器，它由壳体、面框、眼罩、计数电路和显示电路组成，计数电路包括分频电路(2)、低三位计数及扫描电路(3)、高三位计数及扫描电路(11)，此外还有连接于低三位计数及扫描电路(3)和高三位段码驱动电路(9)之间高三位无效零消隐电路(7)，显示电路包括段码驱动电路(4、9)和位码驱动电路(5、10)及半导体数码电路(6、8)。本实用新型抗干扰性能好，计数速度快、体积小、通用性强，能与各种流量、测量、计量等仪表配套使用。
文档编号G06M1/00GK2164574SQ9224495
公开日1994年5月11日 申请日期1992年12月20日 优先权日1992年12月20日
发明者郑季华, 郑黎琼, 吴春国 申请人:郑季华