专利名称：存贮器扩展装置的制作方法
技术领域：
本实用新型涉及一种计算机用存贮器，特别是一种家用游戏机用的存贮器扩展装置。
目前所用的存贮器扩展如
图1所示，CPU对专用IC进行不同的I／O操作，将数据状态锁存，当CPU在不同地址范围，对应的锁存状态回放ROM的高位地址，即是分段扩展，字符发生器也是通过I／O操作，PPU以4K或1K为单位扩展，是ROM，缺点是存贮器容量小，结构复杂。
本实用新型的目的就是针对上述缺陷而提供一种扩展容量大，设计结构简单的存贮器扩展装置。
本实用新型的目的是这样实现的存贮器扩展装置，包括用户缓存存贮器U1，PPU字符发生器U2，地址译码器U3，锁存器U4和掩膜只读存贮器U6；其特征在于(a)U6的D0－－D7端接CPU数据总线DB0－－DB7，U6的A0－－A14端接CPU地址总线AB0－－AB14，U6的AB15－－AB18端与锁存器U4的Q0－－Q3端连接；锁存器U4的P0－－P3端与地址总线DB0－－DB3连接；(b)用户缓存存贮器U1的A0－－A12端接CPU地址总线中AB0－－AB12，U1的D0－－D7端接数据总线DB0－－DB7，U1的
端与地址译码器U3的6端连接，
端接CPU读／写状态线R／
；(c)PPU字符发生器U2的D0－－D7端分别与PPU数据总线的AD0－－AD7连接，U2的A0－－A12端接PPU地址总线A0′－－A12′，
端接PPU地址线t的A13′，
端接PPU读写状态线R／
，
端接PPU字符发生器输出允许－OE′端；
(d)扩展接口J1的A1端接地，A2－－A13端接CPU地址总线的AB11－－AB0，A14端接R／
，A18接PPU地址总线的A10′，A19－－A25接PPU地址总线的A6′－－A0′，A26－－A29端接PPU数据总线的AD0－－AD3，B2端接CPU时钟CLK，B3－－B5端接CPU地址总线中AB12，AB13，AB14，B6－－B13端接CPU数据总线DB7－－DB0，B14接CPU地址译码8000－FFFF，B17接CPU读／写状态线R／
，B20－－B29端接PPU地址总线A7′－－A13′，B27－－B30接PPU数据总线AD7－－AD4。
－－所述的用户缓存存贮器U1及PPU字符发生器U2的型号为6264，地址译码器U3的型号为74LS20，锁存器U4的型号为74LS161；掩膜只读存贮器U6是4M位，型号为274096，扩展接口J1为60Pin。
由于有上述结构使得本实用新型设计结构简单，用作切换的IC只一片74LS161，软件设计方便，程序及数字库点阵在一起，易于程序运行。
以下结合附图及实施例对本实用新型作进一步说明图1为现有技术原理框图；图2为本实用新型原理框图；图3为本实用新型电路图及实施例。
参见图2，图3，家用游戏机工作概述如下游戏机内有CPU，RAM，译码电路，PPU，RAM，I／O及扩展接口，扩展接口各信号如图3中J1所示，通过扩展接口，CPU执行程序，PPU取出字符发生器所需数据，图3中接口信号线及标号AB0－－AB14， CPU地址总线，DB0－－DB7， CPU数据总线，CLK， CPU时钟，当CLK为高时，地址数据有效，R／
， CPU读／写状态线，
权利要求1.存贮器扩展装置，包括用户缓存存贮器U1，PPU字符发生器U2，地址译码器U3，锁存器U4和掩膜只读存贮器U6；其特征在于(a)U6的D0--D7端接CPU数据总线DB0--DB7，U6的A0--A14端接CPU地址总线AB0-AB14，U6的AB15-AB18端与锁存器U4的Q0--Q3端连接；锁存器U4的P0--P3端与地址总线DB0-DB3连接；(b)用户缓存存贮器U1的A0--A12端接CPU地址总线中AB0-AB12，U1的D0-D7端接数据总线DB0-DB7，U1的 端与地址译码器U3的6端连接， 端接CPU读/写状态线R/ ；(c)PPU字符发生器U2的D0--D7端分别与PPU数据总线的AD0--AD7连接，U2的A0--A12端接PPU地址总线A0′--A12′， 端接PPU地址线t的A13′， 端接PPU读写状态线R/ ， 端接PPU字符发生器输出允许-OE′端；(d)扩展接口J1的A1端接地，A2--A13端接CPU地址总线的AB11--AB0，A14端接R/ ，A18接PPU地址总线的A10′，A19--A25接PPU地址总线的A6′--A0′，A26--A29端接PPU数据总线的AD0--AD3，B2端接CPU时钟CLK，B3--B5端接CPU地址总线中AB12，AB13，AB14，B6-B13端接CPU数据总线DB7--DB0，B14接CPU地址译码8000-FFFF，B17接CPU读/写状态线R/ ，B20--B29端接PPU地址总线A7′--A13′，B27--B30接PPU数据总线AD7--AD4。
2.根据权利要求1所述的存贮器扩展装置，其特征在于用户缓存存贮器U1及PPU字符发生器U2的型号为6264，地址译码器U3的型号为74LS20，锁存器U4的型号为74LS161；掩膜只读存贮器U6是4M位，型号为274096，扩展接口J1为60Pin。
专利摘要存贮器扩展装置是由用户缓存存贮器，PPU字符发生器，地址译码器锁存器，4M只读存贮器和60Pin扩展接口构成。其特征在于CPU地址总线直接与4M只读存贮器MaskROM地址线A
文档编号G06F12/00GK2184224SQ9421282
公开日1994年11月30日 申请日期1994年6月2日 优先权日1994年6月2日
发明者李经建, 贾玉坤 申请人:天津市新星电子公司