专利名称：鼠标器杂讯免疫电路的制作方法
技术领域：
本发明涉及一种鼠标器杂讯免疫电路，主要为以可编程逻辑阵列配合寄存器及解码器构成一可供过滤鼠标器不当杂讯脉冲的处理电路，且其送出的时序信号及向上/向下计数信号的时序为相互隔开而不致过于紧密，改善传统杂讯免除电路可能造成后续计数器误动作或动作错乱的问题，为一较具实用性的鼠标器杂讯免疫电路。
现今鼠标器应用于电脑的输入方面，已为一相当普遍的输入装置，其可自由地于屏幕画面上左、右、上、下移动，并可藉其本身的功能键简便地触发相应功能，使输入作业相形简化及更具亲和性，其实际效益不容忽视。
然由于鼠标器内部用以检测方位移动的构造上，概为以光学或半光学方式，以两组分别检测X、Y轴移动量及移动方向的传感器测得，并合成为游标移动信号，但众所周知的是，该种光学或半光学感应方式即容易因外来干扰而产生不当脉冲，以致令鼠标器产生误判或误动作，相形之下即造成使用上的困扰与不便现象，而该种杂讯脉冲的表现型式上，即如
图1所示，以下即仅以鼠标器X轴的两组信号X1、X2说明，其中，图1a中即典型X1波形领先X2波形的信号(表示正方向移动)，由X1、X2两者的相位差，即可检测出移动方向，利用波形的快慢变化，即可检测出移动速度，而在图1b中，为表示X轴先正向移动再立刻反向移动的波形，由X1波形先行领先X2波形，然后再转变为X2波形领先X1波形的信号，在图1c中，即表示在X1、X2产生不规则杂讯突波或脉冲的情形，而此种杂讯即造成后续电路的误判或动作错误，而针对鼠标器易误动作的缺点，即有所谓的鼠标器杂讯免除处理电路应市，如本申请人所有台湾专利第七九二0六0二一号“电脑滑鼠省电自动控制装置”，其内容即揭示一种含有鼠标器杂讯免除取样线路的控制电路，该杂讯免除电路的构造及相应波形即如图2、3所示，在图2的电路构造上，即在图面左侧的两移动信号X1、X2输入后，即分别经两级串接的触发器11、12、21、22，而依次在各级输出端形成具有延迟作用效果的X11、X12、X21、X22信号，亦即形成如图3该介于X11、X12与X21、X22信号之间形成一固定的相位延迟作用，用以达到消除杂讯的效果，而前述两两信号即经图2的或非门XOR13、23合成后，再由图面右方的电路进行处理而形成可供送入后续计数器的时序信号XCK，并由该X11及X22信号端点引出信号经另一或非门XOR30以合成为向上/向下计数信号XUP(用以供后续计数器进行向上或向下计数动作，高电位代表向上计数，低电位代表向下计数)，利用上述该时序信号XCK及向上/向下计数信号XUP，达到使后续计数器相应动作，以获得处理鼠标器信号的效果。
由于前述构造设计的限制，该合成的时序信号XCK及向上/向下计数信号XUP的波形如图3所示，该向上/向下计数信号XUP为形成于X11前沿与X22前沿之间，而各组时序信号XCK则分别由X11、X12或X21、X22间的相位差产生，由图面中可清楚看出，该X11信号前沿即同时触发向上/向下计数信号XUP及形成第一个时序信号XCK，而X22信号的前沿亦同时导致该向上/向下计数信号XUP及第二个时序信号XCK终止，亦即该向上/向下计数信号XUP及时序信号XCK的波形边沿极为接近，此举，在该两信号送入至后续计数器进行计数动作时，即可能因两信号时序的不当延迟或异常原因，造成计数错乱问题，故以该种时序过于紧密的波形特性，即造成错误率提高及稳定性不良等问题，当有予以改进的必要。
本发明的目的在于提供一种可抑制杂讯、且后续计数器动作准确、不产生误动作的鼠标器杂讯免疫电路。
本发明所提供的鼠标器杂讯免疫电路，包括两可编程逻辑阵列，以供分别处理X、Y轴向移动信号各状态的判别及送出时序信号及向上/向下计数信号；数组输入触发器，为连接于可编程逻辑阵列的各输入端上，各别输入触发器与X、Y轴向感应信号连接；多组输出触发器，为连接于可编程逻辑阵列的各输出端点上，各输出触发器的输出端亦各别引出回授信号连接至可编程逻辑阵列的各回授输入端，以回送前一输出信号；一时序输出端，为以局部输出触发器的同相或反相输出端经逻辑门合成为单一信号端点；一向上/向下计数输出端，为由其一输出触发器输出端引出；藉上述构造组成一可在非常信号变化状态，以可编程逻辑阵列内部予以迟滞及回复至前一状态，忽略杂讯，并在鼠标器方向改变时，令时序信号停止输出，而仅改变向上/向下输出信号电位状态的鼠标器杂讯免疫电路。
由以上的技术方案可知，本发明由可编程逻辑阵列配合输入/输出寄存器及解码器构成，由于其中该可编程逻辑阵列设计成可响应鼠标器各种动作状态产生时序讯号、向上/向下计数信号与迟滞回路，因而使其在信号发生异常或杂讯脉冲时，即进入迟滞回圈中，而呈不动作状态，并视下一动作状态而再行判断动作，据此本发明既可解决杂讯误动作问题，又因其产生的时序及向上/向下计数信号亦为相互隔开而不致发生时序过于紧密的问题。
以下结合附图进一步说明本发明的具体结构特征及目的。
图1是鼠标器的信号波形示意图。
图2是现有杂讯去除电路的电路图。
图3是图2所示电路的波形示意图。
图4是本发明的电路图。
图5是本发明的状态变迁图。
图6是本发明的波形示意图。
如图4所示，为本发明用以提供鼠标器移动信号予以过滤杂讯的处理电路，鼠标器的X、Y轴的光学或半光学传感器所送出的X1、X2、Y1、Y2信号即由图4左侧输入，经一运算放大器40予以进行信号放大程序后，再分别以各自的输入触发器51～54对信号进行缓冲与寄存后，再依X、Y移动信号分别送入至各自的可编程逻辑阵列61、62(PAL)的输入端I1、I2内，以分别对X、Y移动信号进行动作模式判断以辨别其状态、过滤去除非正常动作状态(过滤杂讯)、产生向上/向下计数输出信号及产生计数时序信号，各可编程逻辑阵列61、62具有多组输出端QO、向上/向下计数输出端UPO、输出使能端OE、回授输入端QI、向上/向下计数输入端UP1及时序输入端CK，而在各个可编程逻辑阵列61、62的多组输出端QO各自连接有输出触发器71～75、81～85，各触发器输出信号亦回送至其回授输入端位置，以供下一状态回授输入判断，其输出使能端OE则供应各输出触发器的时序信号，而前述各输入触发器51～54及可编程逻辑阵列61、62的时序输入端即由外界供应其时脉信号，而在前述其一输出触发器75、85的同相输出端形成X、Y轴向的向上/向下计数信号端XUP、YUP，并在部份输出触发器的同相及反相输出端引出导线经与非门91、93与非门92、94，而组合成代表X、Y轴向的时序输出信号XCK、YCK，以该分别代表X、Y轴向的时序输出讯号XCK、YCK与对应的向上/向下计数信号XUP、YUP提供鼠标器计数器进行计数动作，取得鼠标器移动数据资料。
而前述可编程逻辑阵列61、62内部即模拟鼠标器可能产生的各种状态予以程序规划完成，对于可能因杂讯脉冲产生的异常动作模式，即呈暂时进入迟滞回路而呈不动作状态，而视下一输入信号状态再行判断与处理，据以免除因杂讯造成的误动作问题，再者，其模拟产生的时序信号CK及向上/向下计数信号UP亦呈相互隔开而不致有时序过于紧密而可能造成计数错误或错乱的困扰，该可编程逻辑阵列61、62的对应于各个输入状态的状态迁移图，即如图5所示，各个方块即代表各个处理状态，而各个标示的输入信号状态的三位数字依序为向上/向下计数信号UP、第一输入端I1(即X1或Y1)及第二输入端I2(即X2或Y2的二进位状态0或1)，而具有箭头的各细线代表处理路径及方向，若以前述图1a的X1领先X2的波形时序关系变化时，即在图面内圈位置由A、B、C、D、E、F、G、H各状态方框间顺序循环动作，而形成一逆时钟方向做各状态间变化，并在该四个角落的B、D、F、H状态方框位置分别产生一时序输出信号，反之，若如图1b所示在该方向转变而使X2波形领先X1波形时，即呈相反于前述动作顺序，而形成一顺时钟方向在该内圈各状态方框间依序变化，亦同样在该四个角落的H、F、D、B状态方框位置产生时序输出信号，而与该A、C、E、G状态方框斜向连接的各个状态方框I、P、J、K、L、M、N、O等状态为迟滞状态方框，主要在于输入信号可能发生杂讯的异常状态或鼠标器方向转变，而再于该状态方框内判断下一次输入信号的状态，始据以确定为发生杂讯或鼠标器改变方向，若为发生杂讯，则以斜方向跳回至先前状态方框，而忽略该杂讯，据以达到消除杂讯的效果，当确定为鼠标器方向转变时，则在该状态方框内改变向上/向下计数信号的值(0改变至1，或1改变至0，亦即在此改变向上/向下计数信号输出端XUP、YUP的高低电位状态)，并跳过该四个角落的用以产生时序输出信号的状态方框B、D、F、H，而进入至下一状态方框C、G内，而此鼠标器方向改变的跳过时序产生状态方框的作用下，仅改变向上/向下计数信号XUP、YUP而已，而未产生任何时序信号XCK、YCK，达到令时序输出信号CK及向上/向下计数输出信号UP的波形前、后沿不致同时产生或相互重叠或者是造成过于接近的困扰，而可克服传统鼠标器杂讯免除电路的误动作问题。
但前述图5两侧及上、下位置均为对称，故仅以该状态方框A、B、I予以说明其各状态变化情形，而在图面中标示X表示无关(DON’T CARE)，若此时输入波形I1、I2为0、0，表示输入状态未改变(鼠标器不移动)，故在状态A上方的X00回路间往返及维持在状态A中，当输入波形I1、I2为1、0，表示I1领先I2，此时即有两种不同状态，若UP＝1，故以110的路线行进至状态B中，并产生一个时序脉冲信号至输出端，若UP＝0，表示原先输入和目前输入相反方向，可能是发生杂讯或鼠标器移动方向改变，故以010路线进入状态I中进行下一输入状态的确认，若输入波形I1、I2为0、1，表示I2相位领先I1，即相同于前述依UP的0或1状态而进入状态A右侧的状态H产生时序脉冲或进入状态P进行判断为杂讯或移动方向改变，由于动作类似于前述，故在此即不予赘述，若输入波形为1、1时，由于在状态A的原先的0、0状态直接变化为1、1为非正常波形(为杂讯)，故经处在状态A正下方的X11路线跳至状态E中，而跳过不产生任何时序脉冲，而再进行后续输入状态动作。
而对于状态方框B，此状态如前述为用以产生时序脉冲输出信号，若UP＝1，则经1XX路线进入至状态C中，若UP＝0，则经0XX路线跳回至A方框，以建立前述顺时钟或逆时钟方向流动路径。
该状态方框I，主要为可能发生杂讯或鼠标器改变方向始进入此状态内，故需再对下一产生的输入状态与状态A内的原来状态进行比较，以确定为杂讯或方向变化者，进入至状态I之下一输入信号为0，0或0，1时，即表示与先前进入此状态I之1，0的状态为非如图1a或1b中的正规信号变化波形(杂讯)，故经X0X路线回复至状态A中，以忽略该种杂讯干扰；若输入维持同为1，0亦保持在状态I中不做变化，若输入波形为1，1，与前一状态1，0的顺序关系，即确定为鼠标器方向改变，故直接由X11路线跳至状态C中，而不产生时序脉冲，并同时令UP(向上/向下计数信号输出端)由原来的0改变至1，而其他状态方框的判断方式类似，故不予详述，其整个状态变迁过程中，即在A、C、E、G状态内进行分支而进入I、J、K、L、M、N、O、P状态内判断为杂讯或改变方向，而在异常状态回复至原先状态或在改变方向时仅令向上/向下计数信号改变，而不产生时序信号，并仅在不发生方向改变时的四个角落位置直接产生时序信号，达到忽略杂讯干扰并同时将时序及向上/向下计数两输出信号的时序分隔开而互不重叠或过于接近，达到较佳的信号合成效果。
而对应于上述动作过程的实际波形变化可配合参看图6所示，其中该X11、X21的波形为仅经过前述图4的触发器，故波形概与X1、X2雷同，而处在图面下方的XCK即分别对应于X11、X21的前、后沿位置形成一窄宽度的时序脉冲，而仅在图面略中央位置该X11转变为领先X21的波形变化位置则如前述动作情形，为不产生时序脉冲，而仅令向上/向下计数信号XUP予以改变高低电位状态，因此，由此两输出波形与前述常见波形(图3)比较，即因本发明的时序波形与向上/向下计数波形转态不同时产生，故可避免波形过于紧密所衍生的计数错乱问题。
权利要求
1.一种鼠标器杂讯免疫电路，其特征在于包括两可编程逻辑阵列，以供分别处理X、Y轴向移动信号各状态的判别及送出时序信号及向上/向下计数信号，数组输入触发器，为连接于可编程逻辑阵列的各输入端上，各别输入触发器与X、Y轴向感应信号连接，多组输出触发器，为连接于可编程逻辑阵列的各输出端点上，各输出触发器的输出端亦各别引出回授信号连接至可编程逻辑阵列的各回授输入端，以回送前一输出信号，一时序输出端，为以局部输出触发器的同相或反相输出端经逻辑门合成为单一信号端点，一向上/向下计数输出端，为由其一输出触发器输出端引出，利用上述构造组成一可在非正常信号变化状态，以可编程逻辑阵列内部予以迟滞及回复至前一状态，忽略杂讯，并在鼠标器方向改变时，令时序信号停止输出，而仅改变向上/向下输出信号电位状态的鼠标器杂讯免疫电路。
全文摘要
本发明涉及一种鼠标器杂讯免疫电路，尤指一种设置于鼠标器移动信号与上下计数器之间的杂讯免疫处理电路。该杂讯免疫电路主要为以可编程逻辑阵列(PLA)设计为对应于鼠标器移动信号而产生不同输出及回授信号，并在其输入及输出端分别设置有状态记忆的寄存器，并在输出端设置逻辑门构成的解码器，以组合成时序信号及向上/向下计数信号，利用该可编程逻辑自动排除杂讯脉冲造成的不正常状态，达到过滤杂讯目的。
文档编号G06F3/033GK1152744SQ9512134
公开日1997年6月25日 申请日期1995年12月19日 优先权日1995年12月19日
发明者吴裕焜 申请人:华隆微电子股份有限公司