脉冲表示来自第一设备的消息。
[0121]图31描绘了信号的示例，包括图3E的具有第一频率的未经修改的AC波形部分340以及之后的通过在电压降低20%的情况下以较高频率调制未经修改的AC波形部分340来获取的经修改的AC波形部分371。波形部分340与图3E中的波形部分340相同，并且是具有低频脉冲的未经修改的信号。波形部分371提供经修改的信号，除了第一设备给予的高频脉冲之外该经修改的信号还包括低频脉冲。在这种情况下，使用20%降低。例如，在20%下拉的情况下，未经修改的信号中的100 %的峰值振幅变成经修改的信号中的80%的峰值振幅，并且未经修改的信号中的50%的最小振幅变成经修改的信号中的40%的最小振幅。
[0122]在来自第二设备的信号生成器的输出处于最小值时提供包括示例脉冲373的一组较高频率脉冲372，而在来自第二设备的信号生成器的输出处于峰值时提供包括示例脉冲375的另一组较高频率脉冲374。波形部分371可由第一设备(识别为包括较低频率脉冲)和第二设备(识别为包括较高频率脉冲)并发地识别。作为示例，较低频率脉冲表示来自第二设备的消息，而较高频率脉冲表示来自第一设备的消息。在另一示例中，图3H的波形部分361中的具有50%下拉的较高频率脉冲表示来自第一设备的一个消息，而图31的波形部分371中的具有20%下拉的较高频率脉冲表示来自第一设备的另一消息。
[0123]图3J描绘了 AC信号377、从AC信号377形成的半波AC信号378以及波形部分379，该波形部分379响应于半波AC信号378来指示晶体管的导电或非导电状态，这些状态诸如供在图1F的系统中被用来提供图31中的较高频率。如结合图1F讨论的，AC信号生成器151是第一设备的信号修改器的一部分并且可用于生成对控制线上的信号的周期性下拉。虽然AC信号生成器151是结合较高频率脉冲372的集合来描绘的，但它也可被第一设备用来给予诸如在图3B、3C、3D和3H的经修改的信号中描绘的频率。
[0124]诸如由信号377描绘的AC信号是被整流以提供半波AC信号378的半波。半波AC信号可使得开关(诸如图1F中的晶体管Q3)在导电和非导电状态之间切换，诸如由波形部分379所描绘的。当开关处于导电状态时，信号被下拉，而当开关处于非导电状态时，信号不被下拉。
[0125]图4A描绘了信号的示例，包括未经修改的DC波形部分400以及之后的其中脉宽调制被用来传递数据的经修改的波形部分409。脉冲宽度与占空比相当。如上所述，较长历时脉冲402、403、404和407可表示“O”，而较短历时脉冲401、405和406表示“I”。在该示例中，八位在一字节中传送，即01000110。
[0126]图4B描绘了信号的示例，包括图4A的未经修改的DC波形部分400以及之后的其中频率调制被用来传递数据的经修改的波形部分419。如上所述，在建立定时基准的第一脉冲410之后，接下来三个脉冲411-413在短时段(表示高频率)后出现，接下来四个脉冲414-417在长时段(表示低频率)后出现，而最后一个脉冲418在短时段(表示高频率)后出现。高频率表示“0”，而低频率可表示“I”。在该示例中，八位在一字节中传送，即000111110。数据量可以是例如一个或多个字节。
[0127]图4C描绘了信号的示例，包括图4A的未经修改的DC波形部分400以及之后的其中振幅调制被用来传递数据的经修改的波形部分429。如上所述，100%振幅可表示“O”，而50%振幅可表示“I”。脉冲421、423-425和428表示O，而脉冲422、426和427表示I。在该示例中，八位在一字节中传送，即0100110。
[0128]图5是作为图1A的通信系统的另一示例实现的通信系统SYS8的框图。该通信系统包括作为第一设备的示例的计算设备120F(或具体而言是功率管理单元160A)以及作为第二设备的示例的PSU 10E0
[0129]计算设备120F是合适的计算设备的一个示例，并且不旨在对所公开的主题的使用范围或功能提出任何限制。在某些实现中，所描绘的各种计算元素可包括被配置成实例化本发明的各具体方面的电路。例如，本公开中使用的术语电路可包括被配置成通过固件或开关来执行功能的专用硬件组件。其他实现中，术语电路可包括由实施可用于执行功能的逻辑的软件指令配置的通用处理单元、存储器等。在电路包括硬件和软件的组合的示例实现中，实施者可以编写体现逻辑的源代码，且源代码可以被编译为可以由通用处理单元处理的机器可读代码。因为本领域技术人员可以明白现有技术已经进化到硬件、软件或硬件/软件组合之间几乎没有差别的地步，因而选择硬件或是软件来实现具体功能是留给实现者的设计选择。更具体地，本领域技术人员可以明白软件进程可被变换成等价的硬件结构，而硬件结构本身可被变换成等价的软件进程。由此，对于硬件实现还是软件实现的选择是设计选择之一并留给实现者。
[0130]计算设备120F可包括各种非瞬态计算机可读介质。计算机可读介质可以是可由计算设备120F访问的任何可用介质，而且包含易失性和非易失性介质、可移动和不可移动介质。系统存储器522包括易失性和/或非易失性存储器形式的计算机存储介质，如只读存储器(ROM) 523和随机存取存储器(RAM) 560。基本输入/输出系统524 (B1S)包括如在启动时帮助在计算机内的元件之间传输信息的基本例程，它通常储存在ROM 523中。RAM 560通常包含处理单元125B可立即访问和/或当前正在操作的数据和/或程序模块。作为示例而非限制，该附图示出了操作系统525、应用程序526、其它程序模块527和程序数据528。
[0131]计算机系统102F还可包括其它可移动/不可移动、易失性/非易失性计算机存储介质。例如，该附图示出了从不可移动、非易失性磁介质中读取或向其写入的硬盘驱动器538，从可移动、非易失性磁盘554中读取或向其写入的磁盘驱动器539，以及从诸如⑶ROM或其他光学介质等可移动、非易失性光盘553中读取或向其写入的光盘驱动器540。可在示例性操作环境中使用的其他可移动/不可移动、易失性/非易失性计算机存储介质包括但不限于，磁带盒、闪存卡、数字多功能盘、数字录像带、固态RAM、固态ROM等。硬盘驱动器通常通过诸如接口 534之类的不可移动存储器接口连接到系统总线521，并且磁盘驱动器和光盘驱动器通常通过诸如接口 535之类的可移动存储器接口连接到系统总线521。
[0132]上文所讨论的并且在该附图中所示出的驱动器以及它们的相关联的计算机存储介质，为计算设备102F提供了计算机可读的指令、数据结构、程序模块及其他数据的存储。例如，示出硬盘驱动器538储存操作系统558、应用程序557、其它程序模块556和程序数据555。注意，这些组件可与操作系统525、应用程序526、其他程序模块527和程序数据528相同，也可与它们不同。在此操作系统558、应用程序557、其他程序模块556以及程序数据555被给予了不同的编号，以说明至少它们是不同的副本。用户可以通过输入设备，如键盘551和定点设备552 (通常称为鼠标、跟踪球或触摸垫)向计算设备102F输入命令和信息。其他输入设备(未示出)可包括话筒(语音控制)、操纵杆、游戏手柄、圆盘式卫星天线、扫描仪、运动传感器(姿势控制)等。这些以及其他输入设备通常通过耦合到系统总线的用户输入接口 536连接到处理单元125B，但也可通过诸如并行端口、游戏端口或通用串行总线(USB)之类的其他接口和总线结构来连接。运动检测相机和捕捉设备可定义经由用户输入接口 536连接的附加输入设备。监视器542或其他类型的显示设备也经由诸如视频接口532之类的接口连接至系统总线521。除了监视器以外，计算机还可包括诸如扬声器544和打印机543之类的其他外围输出设备，它们可通过输出外围接口 533来连接。
[0133]计算设备102F可使用至一个或多个远程计算机，如远程计算机546的逻辑连接在网络化环境下操作。远程计算机546可以是个人计算机、游戏控制台、服务器、路由器、网络PC、对等设备或其它常见的网络节点，且通常包括上文相对于计算设备102F描述的许多或所有元件，尽管已示出存储器存储设备547。图中所示逻辑连接包括局域网(LAN)545和广域网(WAN)549，但也可以包括其它网络。此类联网环境在办公室、企业范围的计算机网络、内联网和因特网中是常见的。
[0134]当在LAN联网环境中使用时，计算设备102F通过网络接口或适配器537连接到LAN 545。当在WAN联网环境中使用时，计算设备102F通常包括调制解调器550或用于通过诸如因特网等WAN 549建立通信的其他手段。调制解调器550可以是内置的或外置的，可经由用户输入接口 536或其他适当的机制连接到系统总线521。在联网环境中，相关于计算设备102F所示的程序模块或其部分可被存储在远程存储器存储设备中。应用程序548可以驻留在例如存储器设备547上。可以理解，所示的网络连接是示例性的，且可以使用在计算平台之间建立通信链路的其他手段。
[0135]PSU 100E经由软线和插头161A可拆卸地插入AC干线电源。PSU 100E能够可拆卸地插入或永久地附连到计算设备120F。功率管理单元160A与PSU通信。处理单元125B是可由PSU供电的受电组件的示例。例如，处理单元125B可具有诸如基于电流处理负载来以不同的功率电平操作的能力。在具有高负载的情况下，处理单元125B可以向功率管理单元160A请求高功率(例如，+12V高功率)。作为响应，功率管理单元160A经由控制线110与PSU通信以请求高功率输出。PSU进而经由电力线112和接地线111向处理单元125B提供高功率输出。在具有低负载的情况下，处理单元125B可以向功率管理单元160A请求低功率(例如，+12V低功率)。作为响应，功率管理单元160A经由控制线110与PSU通信以请求低功率输出。PSU进而经由电力线112和接地线111向处理单元125B提供低功率输出。低功率输出可用作待机功率和/或休眠模式功率。
[0136]图6是作为图1A的通信系统的另一示例实现的通信系统SYS9的框图。该通信系统包括作为第一设备的示例的计算设备120G(或具体而言是功率管理单元160B)以及作为第二设备的示例的PSU 10E0该计算设备可以是具有例如因特网连接的多媒体设备/游戏控制台。
[0137]中央处理单元(CPU) 125A是受电组件的示例。CPU具有一级(LI)高速缓存602、二级(L2)高速缓存604和闪速ROM(只读存储器)606。LI高速缓存602和L2高速缓存604临时存储数据并因此减少了存储器访问周期数，从而提高了处理速度和吞吐量。CPU 125A可具有一个以上的核，以及由此的附加的一级高速缓存602和二级高速缓存604。闪速ROM606可存储在多媒体控制台通电时在引导过程初始化阶段加载的可执行代码。
[0138]图形处理单元(GPU) 608和视频编码器/视频编解码器(编码器/解码器)614形成用于高速和高分辨率图形处理的视频处理流水线。编码器/解码器614可访问用于缓冲视频帧的缓冲器609。经由总线从GPU 608向编码器/解码器614运送数据。视频处理流水线向A/V(音频/视频)端口 640输出数据，用于传输至电视机或其他显示器。存储器控制器610连接到GPU 608，以便于处理器对各种类型的存储器612，比如RAM(随机存取存储器)的处理器访问。
[0139]多媒体控制台包括优选地在模