数据A为实时被处理的图像数据，输入数据B为用于差分运算的参考 图像数据。差分运算的功能就是得到两路输入的差值并可选择性地对其进行阔值分割，差 分运算的结果可w输出到延迟线组进行窗口运算操作，也可w直通输出到输出生成单元；
[0047] 延迟线组，其用于对图像数据进行缓存，为窗口运算做准备，主要是完成窗口运算 的行选择和行镜像，每条延迟线由片上SRAM和延迟线控制逻辑组成。每条延迟线可缓存相 当于待处理图像一行的数据。在本发明实施例中，延迟线组包括6条（即n-1条）延迟线， 可接收差分运算单元的结果或者输入数据A(由多路选择器MUX1进行选择）作为延迟线输 入，在中也控制逻辑的控制下将选出的7行数据送入像素选择阵列；
[0048] 像素选择阵列，其用于完成图像边缘镜像操作和窗口运算的像素选择操作，主要 完成窗口运算的列选择和列镜像，像素选择阵列接收延迟线组的7行输出数据，在中也控 制逻辑的控制下将选择出的像素数据送入标量函数运算单元；
[0049] 标量函数运算单元，其被配置用于实现预处理运算中的标量函数运算步骤，主要 完成的是加法、乘法、逻辑与、或、非等运算，标量函数运算单元接收像素选择阵列选择出的 7 X 7或5 X 5个像素值，同时接收模板参数寄存器组的7 X 7或5 X 5个参数值，然后在中也 控制逻辑的控制下输出标量运算结果到缩减函数运算单元；
[0050] 缩减函数运算单元，其被配置用于实现预处理运算中的缩减函数运算步骤，主要 完成的是求和、求最大值、求最小值、求中值、逻辑与、逻辑或等运算，缩减函数运算单元接 收标量函数运算单元计算得出的7X7或5X5个中间结果计算值，同时接收模板参数寄存 器组的7X7或5X5个参数值，然后在中也控制逻辑的控制下输出单一的缩减运算结果到 输出生成单元；
[0051] 输出生成单元，其被配置用于产生特定格式的输出数据，主要功能是将计算结果 像素值与峽起始信号和数据有效信号相配合输出，输出生成单元可W接收缩减函数运算单 元的计算结果，也可W直接接收差分运算单元的结果或输入数据A，并且在中也控制逻辑的 控制下选择W上3个来源中的一个输出到阔值分割单元或直接输出到外部；
[0052] 阔值分割单元，其被配置用于根据控制参数寄存器组内阔值寄存器的值产生二值 输出数据，阔值分割单元主要功能是产生二值数据，即根据最终计算结果和阔值寄存器的 值将计算结果置为1或0。阔值分割单元接收输出生成单元的结果，并且在中也控制逻辑的 控制下生成二值输出数据。
[005引图1中还包括两个MUX即多路选择器。MUX1选择输入到延迟线组中的数据的来 源，可W选择输入数据A或者输入数据A、输入数据B的差分运算结果送入延迟线组。MUX2 选择整个数据路径最终的数据输出来源，可W选择输出生成模块的输出或者阔值分割模块 的输出作为最终输出。
[0054] 本发明实现了可W用同一种硬件进行多种图像处理应用的高重用性电路结构，实 现高重用性的主要方面是：
[00巧]1、标量处理单元的可配置性，设计标量处理单元时给予其多条数据路径，通过参 数配置可W使用同一结构进行加、减、乘、与、或等多种运算；
[0056] 2、缩减处理单元的可配置性，设计缩减处理单元时给予其多条数据路径，通过参 数配置可W使用同一结构进行求和、求最大值、求最小值、求中值、与、或等多种运算。缩减 处理单元中的求最大值、最小值、中值H种运算使用的都是同一种结构，即5X5排序网络 结构，根据配置参数不同可W计算H种不同值；
[0057] 3、模板和参数的可配置性，7X7模板的参数、线性变换和阔值分割的参数都是可 w由外部输入进行改变的。
[0058] 本发明实现的空域滤波类操作种类如下表1所示：
[0059]
【主权项】
1. 一种用于红外图像处理的可配置多功能数据路径结构，其特征在于，包括控制参数 寄存器、中也控制逻辑、模板参数寄存器组、总线接口、差分运算单元、延迟线组、像素选择 阵列、标量函数运算单元、缩减函数运算单元、输出生成单元W及阔值分割单元，其中： 所述控制参数寄存器组，用于存储控制工作方式的参数值； 所述中也控制逻辑，用于控制所述数据路径结构中各模块，使其按照配置的方式进行 图像处理操作； 所述模板参数寄存器组，用于存储窗口运算所用的模板参数值，并将存储的参数传输 到所述标量函数运算单元和所述缩减函数运算单元进行运算； 所述总线接口，用于和外部通过总线交互控制信息； 所述差分运算单元，用于对输入数据A和输入数据B进行差分运算，其中，所述输入数 据A为实时被处理的图像数据，所述输入数据B为用于差分运算的参考图像数据； 所述延迟线组，用于对图像数据进行缓存，为窗口运算做准备； 所述像素选择阵列，用于完成图像边缘镜像操作和窗口运算的像素选择操作，并将选 择出的像素数据送入所述标量函数运算单元； 所述标量函数运算单元，用于预处理运算中的标量函数运算步骤； 所述缩减函数运算单元，用于预处理运算中的缩减函数运算步骤； 所述输出生成单元，用于产生特定格式的输出数据； 所述阔值分割单元，用于接收所述输出生成单元的结果，并在所述中也控制逻辑的控 制下生成二值输出数据。
2. 如权利要求1所述的可配置多功能数据路径，其特征在于，所述控制参数寄存器组 包括工作方式寄存器，用于存储当前工作方式；变换参数寄存器和最大最小值参数寄存器， 用于存储卷积运算线性变换参数；阔值寄存器，用于存储阔值分割所用的阔值；W及像素 个数寄存器，用于存储当前处理图像的像素个数。
3. 如权利要求1或2所述的可配置多功能数据路径，其特征在于，所述中也控制逻辑的 控制信号用于控制所述像素选择阵列、所述标量函数运算单元、所述缩减函数运算单元、所 述输出生成单元和所述阔值分割单元，同时也通过所述总线接口接收到的输入数据和所述 控制参数寄存器组的值改变控制模式。
4. 如权利要求1或2所述的可配置多功能数据路径，其特征在于，所述差分运算单元得 到两路输入的差值并可选择性地对其进行阔值分割，所述差分运算单元的计算结果输出到 所述延迟线组进行窗口运算操作，或输出到所述输出生成单元。
5. 如权利要求1所述的可配置多功能数据路径，其特征在于，所述差分运算单元包括 减法器，比较器和多路选择器，其中，所述减法器用于完成所述输入数据A和所述输入数据 B的对应差分运算，所述比较器用于将差分运算的结果与阔值比较得到二值数据，所述多路 选择器从所述差分运算的结果和所述二值数据中选择一种作为差分输出。
6. 如权利要求1或5所述的可配置多功能数据路径，其特征在于，所述延迟线组包括多 条行延迟线，每条行延迟线由片上SRAM和延迟线控制逻辑组成，每条行延迟线可缓存待处 理图像一行的数据，接收所述差分运算单元的结果或者所述输入数据A作为延迟线输入。
7. 如权利要求1或5所述的可配置多功能数据路径，其特征在于，所述像素选择阵列包 括寄存器和多路选择器组成的阵列，多路选择器由中也控制逻辑控制，根据像素计数器的 计数值进行判断，当计数值为第1、2、3和第M-2、M-1、M行时控制多路选择器实现行镜像处 理，当计数值为第1、2、3和第N-2、N-1、N列时控制多路选择器实现列镜像处理，其他情况不 进行镜像处理，其中，M为图像行数，N为图像列数。
8. 如权利要求1或5所述的可配置多功能数据路径，其特征在于，所述标量函数运算单 元接收所述像素选择阵列选择出的像素值，同时接收所述模板参数寄存器组的7参数值， 然后在所述中也控制逻辑的控制下输出标量运算结果到所述缩减函数运算单元。
9. 如权利要求1或5所述的可配置多功能数据路径，其特征在于，所述缩减函数运算单 元接所述收标量函数运算单元的计算结果，同时接收所述模板参数寄存器组的参数值，然 后在所述中也控制逻辑的控制下输出单一的缩减运算结果到所述输出生成单元。
10. 如权利要求1或5所述的可配置多功能数据路径，其特征在于，所述输出生成单元 从所述输入数据A或所述输入数据A和所述输入数据B的差分结果或所述缩减函数运算单 元的计算结果中选择一路生成特定格式的输出数据，所述特定格式包括峽起始信号、数据 有效信号和图像像素数据。
【专利摘要】本发明公开了一种用于红外图像处理的可配置多功能数据路径结构,属于图像处理技术领域。本发明可配置多功能数据路径结构包括控制参数寄存器、中心控制逻辑、模板参数寄存器组、总线接口、差分运算单元、延迟线组、像素选择阵列、标量函数运算单元、缩减函数运算单元、输出生成单元以及阈值分割单元。本发明在数据路径结构中实现最大程度的硬件资源的复用，可配置的特性使得用最少资源增加了硬件的灵活性和应用范围，同时应用流水线的结构使得数据路径的计算能力大大提升。
【IPC分类】G06T1-20
【公开号】CN104537605
【申请号】CN201410849110
【发明人】桑红石, 何弘, 袁雅静, 梁巢兵, 王文, 赵东晓, 赵慧, 张天序
【申请人】华中科技大学
【公开日】2015年4月22日
【申请日】2014年12月30日