中，采用FPGA实现密码匹配单元，每个密码匹配单元均设置有自身的唯一编号，该编号可以采用该芯片出厂编号。该密码匹配单元用于通过所述传输接口获得与该存储阵列中的数据前后关联的数据所在的其他存储板的加密信息和密钥。该加密信息和密钥由VPX主板上的总线控制器根据所述其他存储板的密码匹配单元的唯一编号，米用例如HAMC算法生成。
[0020]所述运算阵列包括脉冲发生器、多路复用器、多片DSP芯片和多个缓冲器，用于处理通过传输接口获得的数据，并通过缓冲器将数据存储到存储阵列。所述各片DSP芯片中的至少一些以分时复用的方式对数据进行处理，并将处理后的数据轮流存储到多个缓冲器中的至少几个中。如图2所示，给出了一个运算阵列的简单示例，其中DSP芯片采用TI公司的 TMS320F2812。
[0021]下面通过举例的方式详细说明本发明的上述分时复用的原理。一旦被供电，运算阵列上的脉冲发生器将输出PWM波形，该PWM波形的时序周期为TMS320F2812芯片的工作周期(根据其核心频率计算)的1/3。多路复用器MUX根据脉冲发生器的PWM时序控制DSP芯片1、DSP芯片2和DSP芯片3的开启时序，且这三个DSP芯片分别对应一个缓冲器。DSP芯片3用于从通信接口读取送到该存储板的、待处理后存储的数据，或者从存储阵列中读取待传输到该存储板之外的数据。DSP芯片I和DSP芯片2用于对这些数据进行处理，例如加密或解密。缓冲器采用flash芯片。
[0022]例如需要对待存储数据进行加密处理以后再利用存储阵列进行存储时，PWM时序的周期，即分时复用的一个周期为3T，在利用该P丽时序控制DSP芯片I和DSP芯片2之前，首先通过DSP芯片3读取待处理的数据datal的第一部分，例如，以通过上述PWM时序的周期的1/3时间内读取的内容作为该第一部分，将datal保存到flash芯片3中。下述的第二部分、第三部分的数据量不大于该第一部分的数据量，且优选地，每一部分内容的数据量均相等。
[0023]则在O-1T期间，MUX选通DSP芯片I和DSP芯片3，使该DSP芯片I从flash芯片3中读取待处理的datal，同时对数据datal进行处理，将处理结果送入flash芯片I。DSP芯片3从通信接口继续读取第二部分数据data2到flash芯片3。同时，flash芯片2中的数据(如果有的话)被存储到存储阵列中。
[0024]一旦到达1T，则MUX选通DSP芯片2和DSP芯片3，使该DSP芯片2在1T-2T期间处理O-1T期间输入到flash芯片3的数据data2，将处理结果送入flash芯片2。DSP芯片3从通信接口继续读取第三部分数据data3到flash芯片3。同时，flash芯片I中的数据被存储到存储阵列中。
[0025]一旦到达2T，MUX则选通DSP芯片I和DSP芯片3，使该DSP芯片I在2T-3T期间处理1T-2T期间输入到flash芯片3的数据data3，将处理结果送入flash芯片I。DSP芯片3从通信接口继续读取第四部分数据data4到flash芯片3。同时，flash芯片2中的数据被存储到存储阵列中。
[0026]经过上述3T这样的一个分时复用周期，即使需要处理的数据量极大，由于被分时复用的方式进行了划分，则每个DSP芯片都不会工作在超出其自身工作频率的状态。并且当上述分时复用周期多次重复，以处理被输入到该运算阵列的一组数据以后，各个DSP芯片的缓存都不会因数据量过大而出现处理器占用率过高、温度过热、整体数据处理能力下降的问题，从而提高了数据处理的速度和效率。此外，数据的来源以及处理后的数据的目的地均可根据遥控开启指令配置，提高了网络结构以及阵列式数据运算阵列的可配置性和灵活性。
[0027]而且，在上述分时复用的一个时间周期(花费时间是例如上述的3T)中，flash芯片Ι-flash芯片3被依次轮流地使用，作为通信芯片的待发送数据缓冲存储器。优选地，所述基于DSP的运算阵列还包括定时刷新模块，用于刷新所述存储芯片。在上述示例性描述中，未示出该刷新模块，但本领域技术人员应当清楚的是，该刷新模块是不需要付出创造性劳动就能够得到的。例如，在每一次flash芯片Ι-flash芯片3之一中的数据被发送完毕时，均由刷新模块控制该flash芯片刷新，以使该flash芯片被初始化，从而有利于其他分时复用周期的存储。
[0028]本领域技术人员清楚的是，根据本发明的其他实施例，所述的DSP芯片1、DSP芯片2和DSP芯片3也可以互不相同或部分地相同。
[0029]以上应用具体个例对本发明的原理及实施方式进行了阐述，应该理解，以上实施方式只是用于帮助理解本发明，而不应理解为对本发明的限制。对于本领域的一般技术人员，依据本发明的思想，可以对上述【具体实施方式】进行变化。
【主权项】
1.一种基于VPX的存储板，包括控制器组、可充电电池、存储阵列、运算阵列、传输接口和电源接口，所述运算阵列包括多片DSP芯片和多个缓冲器，用于处理通过传输接口获得的数据，并将数据存储到存储阵列，所述存储阵列包括多个存储器件，其特征在于，所述存储板还包括密码匹配单元和使能接口，所述使能接口控制所述VPX的存储板的开启，所述密码匹配单元用于通过所述传输接口获得与该存储阵列中的数据前后关联的数据所在的其他存储板的加密信息和密钥。
2.根据权利要求1所述的基于VPX的存储板，其特征在于，所述电源接口支持OpenVPX0
3.根据权利要求1所述的基于VPX的存储板，其特征在于，所述存储器为NAND存储器。
4.根据权利要求1所述的基于VPX的存储板，其特征在于，所述传输接口是符合IEEE802.3-2005标准的传输接口。
5.根据权利要求1所述的基于VPX的存储板，其特征在于，所述传输接口为VPX标准的1G bit以太网传输接口。
6.根据权利要求1所述的基于VPX的存储板，其特征在于，其中，所述各片DSP芯片中的至少一些以分时复用的方式对数据进行处理，并将处理后的数据轮流存储到多个缓冲器中的至少几个中。
7.根据权利要求1所述的基于VPX的存储板，其特征在于，所述DSP芯片与所述缓冲器的数量相同。
8.根据权利要求1所述的基于VPX的存储板，其特征在于，所述DSP芯片的至少一个为TI公司的TMS320F2812芯片。
【专利摘要】为了提高基于VPX总线的数据存储效率以及安全性，本发明提供了一种基于VPX的存储板，包括控制器组、可充电电池、存储阵列、运算阵列、传输接口和电源接口，所述运算阵列包括多片DSP芯片和多个缓冲器，用于处理通过传输接口获得的数据，并将数据存储到存储阵列，所述存储阵列包括多个存储器件，所述存储板还包括密码匹配单元和使能接口，所述使能接口控制所述VPX的存储板的开启，所述密码匹配单元用于通过所述传输接口获得与该存储阵列中的数据前后关联的数据所在的其他存储板的加密信息和密钥。本发明利用独有的分时复用机制提高了基于VPX标准的存储板的数据传输安全性，并为数据在存储过程中被加密或解密提供了便利和高效，降低了资源占用率。
【IPC分类】G06F21-78, G06F1-16
【公开号】CN104679147
【申请号】CN201510122815
【发明人】李博, 白曜华, 刘绍飞
【申请人】四川特伦特科技股份有限公司
【公开日】2015年6月3日
【申请日】2015年3月20日