在一个第一时间间隔T1以外，将第一数据部分写入NVM中；在此第一时间间隔T1以内，将第二数据部分写入MTP中。
[0027]进一步地，在一个第一时间间隔T1以外的第二时间间隔T 2内，将存储于MTP中的第二数据部分进行提取，写入所述的NVM中。
[0028]在一个实施例中，所述CPU被配置为:在一个第一时间间隔T1以外，将第一数据部分和第二数据部分分别写入所述的NVM中；在此第一时间间隔T1以内，将第二数据部分写入MTP中。
[0029]在一个实施例中，所述CPU被配置为:在一个第一时间间隔T1以外的第三时间周期间隔1内，将存储于所述的NVM中的第一数据部分与第二数据部分根据预设的时钟CLK进行合并。
[0030]在一个实施例中，所述CPU被配置为在所述第三时间周期间隔T3以外，删除MTP中的第二数据部分。
[0031]在另一个实施例中，提供一种公用表，包括:CPU，用于计算和处理表对能耗的测量数据；耦接所述CPU的一个NVM，被配置为存储第一数据部分；以及耦接所述CPU的至少一个MTP，被配置为存储第二数据部分，其中所述CPU被配置为设置至少一个时间间隔来控制所述第一数据部分和第二数据部分的存储次序。
[0032]在一个实施例中，所述第一数据部分包含有电压合格率、电功率，所述第二数据部分包含电量、时钟CLK。
[0033]在一个实施例中，所述NVM选用FLASH单元，所述MTP选用FRAM单元。
[0034]在一个实施例中，所述CPU被配置为:在一个第一时间间隔Tl以外，将第一数据部分写入NVM中；在此第一时间间隔Tl以内，将第二数据部分写入至少一个MTP中；以及在一个第一时间间隔Tl以外的第二时间间隔T2内，将存储于这至少一个MTP中的第二数据部分进行提取，写入所述的NVM中。
[0035]在一个实施例中，所述MTP被配置为包括η个MTP单元，其中在第η_1个时间间隔Tlri以内，第η个MTP单元存储所述第二数据部分中的第η个区块内容。
[0036]在一个实施例中，所述CPU被配置为:在第η个时间间隔Tn以外的第三时间周期间隔1内，将存储于所述的NVM中的第一数据部分与第二数据部分根据预设的时钟CLK进行合并。
[0037]在又一个实施例中，提供一种提高公用表数据存取效率的方法，包括:通过CPU读取能耗测量数据，选择能耗测量数据的存储类别；通过设置第一时间间隔T1来判断将能耗测量数据存储至NVM或ΜΤΡ，其中若选择存储至NVM，则提取所述能耗测量数据中的第一数据部分，写入所述的NVM，若选择存储至ΜΤΡ，则提取所述能耗测量数据中的第二数据部分，写入所述的MTP ;通过设置第二时间间隔!^来判断将第二数据部分存储至所述的NVM中；以及根据第三时间周期间隔T3，将存储于所述的NVM中的第一数据部分与第二数据部分根据预设的时钟CLK进行合并。
[0038]在一个实施例中，所述第一数据部分包含有电压合格率、电功率，所述第二数据部分包含电量、时钟CLK。
[0039]在一个实施例中，所述NVM选用FLASH单元，所述MTP选用FRAM单元。
[0040]在一个实施例中，所述CPU被配置为在所述第三时间周期间隔T3以外，删除MTP中的第二数据部分。
【主权项】
1.一种表用存储介质，电气耦接表内部的CPU以存储来自其中的处理数据，其特征在于所述存储介质包括非易失性存储器(NVM)和可无限次擦写存储器(MTP)，所述NVM通过并行串口交换处理数据，所述MTP通过SPI接口交换处理数据，其中所述NVM被配置为存储第一数据部分，所述MTP被配置为存储第二数据部分。
2.根据权利要求1所述的表用存储介质，其特征在于:所述第一数据部分包含有电压合格率、电功率，所述第二数据部分包含电量、时钟CLK。
3.根据权利要求1所述的表用存储介质，其特征在于:所述NVM选用FLASH单元，所述MTP选用FRAM单元。
4.根据权利要求1所述的表用存储介质，其特征在于所述CPU被配置为:在一个第一时间间隔1\以外，将第一数据部分写入NVM中；在此第一时间间隔T1以内，将第二数据部分写入MTP中。
5.根据权利要求4所述的表用存储介质，其特征在于:在一个第一时间间隔Ti以外的第二时间间隔T2R，将存储于MTP中的第二数据部分进行提取，写入所述的NVM中。
6.根据权利要求1所述的表用存储介质，其特征在于所述CPU被配置为:在一个第一时间间隔T1以外，将第一数据部分和第二数据部分分别写入所述的NVM中；在此第一时间间隔T1以内，将第二数据部分写入MTP中。
7.根据权利要求4或6所述的表用存储介质，其特征在于所述CPU被配置为:在一个第一时间间隔T1以外的第三时间周期间隔T3R，将存储于所述的NVM中的第一数据部分与第二数据部分根据预设的时钟CLK进行合并。
8.根据权利要求7所述的表用存储介质，其特征在于:所述CPU被配置为在所述第三时间周期间隔T3以外，删除MTP中的第二数据部分。
9.一种电表，其特征在于:包括逻辑电路板，在所述电路板上设置CPU及与之电气耦接的表用存储介质，以及连接所述逻辑电路板上CPU的供电介质，其中所述表用存储介质包括组成逻辑阵列的多个NVM和MTP，所述NVM通过并行串口交换处理数据，所述MTP通过SPI接口交换处理数据，其中所述NVM被配置为存储第一数据部分，所述MTP被配置为存储第二数据部分。
10.根据权利要求9所述的电表，其特征在于:所述供电介质包括数量小于或等于所述NVM和MTP逻辑阵列的多个供电介质单元，通过这多个供电介质单元启动或关断所述NVM和MTP中的一个或多个。
【专利摘要】表用存储介质，电气耦接表内部的CPU以存储来自其中的处理数据，所述存储介质包括非易失性存储器（NVM）和可无限次擦写存储器（MTP），所述NVM通过并行串口交换处理数据，所述MTP通过SPI接口交换处理数据，其中所述NVM被配置为存储第一数据部分，所述MTP被配置为存储第二数据部分。
【IPC分类】G06F3-06
【公开号】CN104699421
【申请号】CN201410705962
【发明人】赵强, 魏萍, 徐益民
【申请人】华立仪表集团股份有限公司
【公开日】2015年6月10日
【申请日】2014年12月1日