一种mosfet的建模方法
【技术领域】
[0001]本发明涉及MOSFET的建模领域，特别是涉及一种MOSFET的建模方法。
【背景技术】
[0002]随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。而在IC CAD软件中，MOSFET的器件模型是将IC设计和IC产品功能与性能联系起来的关键纽带。伴随着集成器件尺寸越来越小，集成规模越来越大，集成电路工序越来越复杂，对器件模型的精度要求也越来越高。当今一个精确的MOSFET模型无疑已成为IC CAD设计者首要解决的问题，一直也是国际上研宄的重点和热点。目前业界主流的MOSFET器件模型为BSM模型。
[0003]DC模型中，一般很少考虑源漏电阻的拟合，例如在BSM中，DC模型的拟合主要拟合IV特性以及CV特性，一般DC模型不会在源漏两端添加寄生电阻，而源漏电阻对于高频信号来讲，是不可见的。源漏电阻对于MOSFET的射频微波特性及噪声特性具有重要影响，在建立射频模型时，必须进行源漏寄生电阻的参数提取与建模，提高S参数的拟合精度。然而在源漏两端添加源漏寄生电阻，会改变器件的IV特性，因此本专利提出的建模思想，首先进行源漏寄生电阻的参数提取与确定，再进行IV拟合及S参数拟合，使得DC模型与RF模型的建立可以很好地结合起来，降低了建模难度，有利于提高模型精度。
【发明内容】
[0004]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOSFET的建模方法，用于解决现有技术中射频模型中源漏两端无寄生电阻导致S参数拟合精度低的问题。
[0005]为实现上述目的及其他相关目的，本发明提供一种MOSFET的建模方法，所述建模方法至少包括以下步骤:
[0006]I)获得模型的源漏寄生电阻；
[0007]2)将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合，
[0008]3)当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。
[0009]作为本发明MOSFET的建模方法的一种优化的方案，步骤I)中获得模型的源漏寄生电阻的方法至少包括步骤:
[0010]1-1)选择两个栅宽相同、栅长不同的晶体管，并在强反型时，测试两个晶体管的源漏电阻Rdsjp Rds2，其中
[0011]Rds1= Rch 丨+Rse+Rde ; (a)
[0012]Rds2= Rch 2+Rse+Rde ； (b)
[0013]Rch产 KL1; (c)
[0014]Rch产 KL2; (d)
[0015]Rchl和Rch2为沟道电阻、Rse为源极和沟道间的寄生电阻、Rde漏极和沟道间的寄生电阻、K为系数、LI和L2为沟道长度。
[0016]1-2)由(a)、(b)、(c)、(d)四个方程式可估算出晶体管源漏寄生电阻
[0017]Rse+Rde ^ (L2^Rds1-L15IiRds2)/ (L2-L1;)
[0018]1-3)建立RF模型子电路，在子电路中的源漏两端分别接模型的源漏寄生电阻rse、rde，rse和r de的初值分别设置为(Rse+Rde) /2，再进行O偏置S参数的拟合，当拟合到达精度时，应当保证模型的源漏寄生电阻rse+rde的准确值和估算的晶体管源漏寄生电阻Rse+Rde的值在同一个量级。
[0019]作为本发明MOSFET的建模方法的一种优化的方案，所述步骤2)中DC模型采用BSM模型，将该模型中的Rds模型关闭，此时，模型自带的本征源漏电阻对S参数没有影响。
[0020]作为本发明MOSFET的建模方法的一种优化的方案，所述步骤2)中DC模型的IV/CV特性拟合精度在3%以内。
[0021]作为本发明MOSFET的建模方法的一种优化的方案，所述步骤2)中RF模型的S参数拟合精度在5%以内。
[0022]如上所述，本发明的MOSFET的建模方法，包括步骤:首先，获得模型的源漏寄生电阻；然后，将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；最后，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中，可以提高射频模型的建模精度，并且本发明将DC模型和射频模型相结合，减少射频模型建模的工作周期。
【附图说明】
[0023]图1为本发明的MOSFET的建模方法流程示意图。
[0024]图2为本发明用于估算源漏寄生电阻的MOSFET结构示意图。
[0025]图3为本发明用于估算源漏寄生电阻的RF子电路结构示意图。
[0026]元件标号说明
[0027]SI 步骤 I
[0028]S2 步骤 2
[0029]S3 步骤 3
[0030]101 栅极
[0031]102 源极
[0032]103 漏极
[0033]104 沟道
【具体实施方式】
[0034]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0035]请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0036]本发明提供一种MOSFET的建模方法，如图1所示方法流程图，所述建模方法至少包括以下几个步骤:
[0037]首先执行步骤SI，获得模型的源漏寄生电阻。
[0038]具体地，首先选择两个栅宽相同、栅长不同的晶体管，并在强反型时，测试两个晶体管的源漏电阻RdsjP Rds2，通过测量漏极电压Vd和漏极电流Id，利用欧姆定律源漏电阻Rds = Vd/Id，分别获得两个晶体管的源漏电阻RdsjP Rds2,即源漏电阻RdsjP Rds2为已知值。
[0039]如图2所示为MOSFE