专利名称：一种低温cmos建模方法
技术领域：
本发明涉及一种CMOS建模方法，特别涉及一种77K低温下O. 5微米工艺CMOS模
型的建立方法。
背景技术：
对于红外探测器，特别是光导型红外探测器，为了减小系统总体噪声，需要读出电路与红外探测器近距离连接，这就要求电路能在低温下正常工作，而现在代工厂所提供的模型都是针对常温的，没有77K左右的低温模型提供，导致了低温电路设计的不准确。为了解决这个问题，就需要建立实用的低温模型。目前，建立MOS管模型的方法一般分为2种前向传播(forward propagation)和后向传播(backward propagation)。前向传播方法的主要优点是过程直接明了，但较难确定所有的模型参数标准偏差。后向传播方法的主要优 点是确定的模型参数标准偏差具有相当的可靠性，但难点在于工艺偏差与模型偏差的灵敏度的分析。2011年2月2日公布了由毕海顺发明的专利[200910089598]:—种CMOS电路单粒子瞬态的建模方法。该建模没有针对低温方面的应用与要求，只是基于简单的解析模型，评估复杂电路中的每一门电路的单粒子瞬态敏感度。
发明内容
本发明的目的是克服现有条件的不足，也就是代工厂不提供现成的低温模型，采用一种简单易行的方法对常温模型进行适当修改，得出一种实用的低温模型应用于低温电路仿真设计，建模本身是一项非常复杂繁琐的工作，需要大量的测试数据才能建立一个精度的模型，包括 Tox, Nch、Vfb、Dvt、K2、K3、K3B、Lint、Uo、XI、Xw、VthO、Xj、Rsh 等，参量多，并且在分析时，需要根据MOS管物理解析模型的公式进行复杂的求解。实际上对于某些具体电路的设计，很多参数在我们实际仿真中都没有用到，对于某些低温电路的宽长比管子，我门只要对某些特定的管子测出它在低温下的电流电压特性，然后利用它对模型做适当修改，这样仿真出来的结果是比较接近实际测量结果的。本发明要解决的技术问题是提供一种快速的实用建模方法。采用确定模型偏差进行模拟到所得工艺偏差基本符合实测工艺偏差的工序、已经采用从可测工艺偏差反向推算模型偏差的工序，利用这两种方法进行补充。本发明的建模方法，其特点是，在统计特征参量的选取时，选取以下MOS晶体管BSIM3模型参数，即选取的模型为工业界标准MOS BSIM3模型中的氧化层厚度Tox、源级与漏极接触的块电阻Rsh、以及器件的阈值电压VthO。这些模型参数具有很强的物理性，同时有具有集成电路工艺统计数据的可测性。因此，以上模型参数是较理想的统计特征参量。本发明的建模方法，其特点是，在统计特征参量的选取时，选取以下MOS晶体管BSIM3模型参数，即选取的模型为工业界标准MOS BSIM3模型中的工艺所致的沟道长度的变化XI、工艺所致的沟道宽度的变化Xw、阈值电压的短沟道效应系数kl和阈值电压的窄沟道效应系数k3。这些模型参数具有较高的灵敏度，即它们对器件模拟性能的影响程度很大，但很难预先确定其明确的统计分布范围。因此，以上模型参数是较理想的统计特征参量。本发明的建模方法，需要测试的管子包含(以下单位均为微米)NMOS ff/L(宽长比)=10/10，10/2，10/1，10/0. 6 10/0. 52/10， 2/2， 2/1， 2/0.6， 2/0.51/10， 1/2， 1/1， 1/0.6 1/0.50.6/10， 0.6/2， 0.6/1， 0.6/0.6, 0.6/0. 5O. 5/10, 0.5/2， 0.5/1， O. 5/0.6, O. 5/0. 5NMOS CAP (电容特性) W/L = 100/100 100/0. 5with finger = 100Junction model (二极管特性)N+/PW :60um*60um and 60*0.5 (N+)with finger = 60PMOS ff/L = 10/10, 10/2， 10/1， 10/0.6 10/0.552/10， 2/2， 2/1， 2/0.6， 2/0.551/10， 1/2， 1/1， 1/0.6 1/0.550.6/10，0.6/2，0.6/1，0. 6/0. 6, 0.6/0.55PMOS CAP ff/L = 100/100 100/0. 5with finger = 100Junct ion model P+/NW :60um*60um and 60*0. 5 (P+) with finger = 60本发明的建模方法，包含了以下测试结果I低温下阈值电压的改变，针对O. 5微米工艺，VT阈值电压随温度的降低而增加，其增加幅度为ImV/1°C。2低温下电阻的改变，针对O. 5微米工艺，在低温77K下，其高阻HR大小为常温高阻HR的2. 5倍，低温77K下poly I电阻与常温poly I电阻相比，有5%的减小。3低温下电容的修改，针对0. 5微米工艺，在低温77K下，其douple-poly电容与常温相比，其电容值有5 %的变小。4低温下电流电压特性的修改，针对0. 5微米工艺，图5和图6给出了 PMOS管0. 6/0. 55其Vds-Id特性曲线随温度的变化情况，确定其修改系数，其它管子的参数修改系数方法相同。
图I T = 300K 时 PMOS 管 0. 6/0. 55 的 Vgs-Id 特性曲线。图2 T = 77K 时 PMOS 管 0. 6/0. 55 的 Vgs-Id 特性曲线。图3 T = 300K 时 NMOS 管 100/100 杜瓦常温的 Cgg-Vgs 曲线。图4 T = 77K 时 NMOS 管 100/100 杜瓦低温的 Cgg-Vgs 曲线。图5 T = 300K 时 NMOS 管 0. 5/0. 5 的 Vds-Id 特性曲线。图6 T = 77K 时 NMOS 管 0. 5/0. 5 的 Vds-Id 特性曲线。
具体实施例方式实施例I低温模型各种参数的测量方法如下为了进行模型提取，对于NMOS管需接成四端器件，SOURCE, DRAIN, GATE,SUBSTRATE,衬底接地，Vgs起始电压为O. 7伏，变化步长为O. 86伏，Vds起始电压为O伏，变化步长为O. 05伏,扫描完成后可以绘出Vds-Id的特性曲线(横坐标为Vds,单位为伏；纵坐标为Id,单位为安倍)。进行Vgs-Id扫描时，Vgs起始电压为O伏，变化步长为O. 05伏，Vds取O. I伏和5 伏。结电容Cgg的测试对于NMOS四端器件，SOURCE, DRAIN, SUBSTRATE三端连在一
起接 CV590meter 的 High 端，GATE 接 CV590meter 的 Low 端。Vgs 扫描范围是 _5 伏-5
伏，起始电压为5伏，变化步长为-O. 05伏，频率取值为100KHZ。实施例2对于阈值电压的改变，图I和图2为PMOS管O. 6/0. 55的常温和低温77K的Vgs-Id特性曲线，利用Vgs-Id特性曲线，从测试结果可以得出，随着温度的降低，其阈值电压Vt增力口。其具体的增加幅度为lmV/TC。实施例3对于电容的修改，图3和图4为NMOS管100/100杜瓦常温300K和杜瓦低温77K的Cgg-Vgs曲线。从上面两图可以看出Cgg-Vgs曲线随温度降低有很小的下降，但变化不明显。其具体的电容值变化量有5 %的变小。实施例4对于电阻的修改，低温下高阻HR的改变，针对O. 5微米工艺，在低温77K下，其高阻HR大小为常温高阻HR的2. 5倍。低温77K下polyl电阻与常温polyl电阻相比，有5%的减小。实施例5对于低温下电流电压特性的修改，图5和图6给出了 PMOS管O. 6/0. 55其Vds-Id特性曲线随温度的变化情况。W/L大的其变化幅度要大。
权利要求
1.一种77K低温CMOS建模方法，其特征在于包括以下步骤 1)选取具有以下宽长比W/L的CMOS管子 W/L = 10/10, 10/2， 10/1， 10/0.6 10/0.5, ·2/10， 2/2， 2/1， 2/0.6， 2/0.5， ·1/10， 1/2， 1/1， 1/0.6 1/0.5， ·0.6/10，0.6/2，0.6/1，0.6/0. 6，0. 6/0. 5, ·0.5/10，0.5/2，0.5/1，0.5/0. 6，0. 5/0. 5 ； 其中尺寸单位为微米； 2)、测试上述CMOS管子低温下阈值电压的改变，针对0.5微米工艺，根据栅源电压与漏极电流Vgs-Id特性曲线，VT阈值电压随温度的降低而增加，其增加幅度为lmV/l°C ； 3)测试上述CMOS管子低温下电阻的改变，针对0.5微米工艺，在低温77K下，其高阻HR大小为常温高阻HR的2. 5倍，低温77K下polyl电阻与常温polyl电阻相比，有5%的减小； 4)测试上述CMOS管子低温下电容的改变，针对0.5微米工艺，在低温77K下，其douple-poly电容与常温相比，其电容值有5%的变小，在Cgg-Vgs，Cgc-Vgs的特性曲线中，低温下其电容值也有5%的变小； 5)测试上述CMOS管子低温下电流电压特性的改变，针对0.5微米工艺，其Vds-Id特性曲线随温度的变化情况可确定其修改系数，迁移率在低温下有5倍的增加，在低温下其亚阈值区压摆率增大4倍。
全文摘要
本发明公开了一种低温77K下的CMOS建模方法，本方法采用BSIM3为基础，根据模型参数随温度变化的物理定义，分别在BSIM3模型中选择具有针对性的模型参数，并对其添加统计表达式修正项，根据测试结果确定修正系数的初始值，将所述修正系数的初始值代入BSIM3模型中，调试和仿真模型参数。其中需要测试的模型参数包括Vgs-Id；Cgg-Vgs；Vds-Id；Cgc-Vgs；高阻HR；poly1电阻的低温77K特性。利用BsimPro软件，将低温测试参数结果代入其中，能使仿真曲线精确地接近实际的低温测试特性曲线，较简便且快速地完成对MOS晶体管低温77K的建模，提高专用集成电路的低温设计能力。
文档编号G06F17/50GK102799697SQ201110135609
公开日2012年11月28日 申请日期2011年5月24日 优先权日2011年5月24日
发明者袁红辉, 陈永平, 陈世军, 刘强, 徐星, 丁毅, 王欣 申请人:中国科学院上海技术物理研究所