,PLL)电路230以及扩频时钟产生器(Spread SpectrumClock Generator, SSCG)240。在时钟产生器20中，通过将反相器220并联于石英振荡器210，则可使石英振荡器210起振并产生信号XTALl与信号XTAL2，其中信号XTAL2为信号XTALl的反相信号。如图2所显示，锁相回路电路230耦接于石英振荡器210以及通用串行总线2.0控制器260之间，而扩频时钟产生器240耦接于石英振荡器210以及通用串行总线3.0控制器250之间，其中锁相回路电路230以及扩频时钟产生器240分别耦接于石英振荡器210的两端点。锁相回路电路230会根据所接收的信号XTALl而提供时钟信号CLKl至通用串行总线2.0控制器260。锁相回路电路230为一种利用回授控制机制来同步时钟信号CLKl与信号XTALl的电路。在此实施例中，时钟信号CLKl的频率大于信号XTALl的频率。此外，时钟信号CLKl的频率是根据实际上通用串行总线2.0控制器260所需的操作频率所决定。接着，通用串行总线2.0控制器260会经由连接器270接收以及传送符合USB
2.0规格的差动对(differential pair)信号D+/D-。为了简化说明，连接器270上的接地线以及电源线将不进一步描述。
[0028]再者，在图2中，扩频时钟产生器240会根据所接收的信号XTAL2而提供时钟信号CLK2至通用串行总线3.0控制器250，其中时钟信号CLK2为一扩频时钟信号。扩频时钟产生器240会根据信号XTAL2于时钟信号CLK2中添加抖动(jitter)，使得时钟信号CLK2具有可变频率，以便将造成电磁干扰的能量由特定频率打散，进而减轻其干扰程度。在此实施例中，时钟信号CLK2的频率大于信号XTAL2的频率。此外，时钟信号CLK2的频率是根据实际上通用串行总线3.0控制器250所需的操作频率所决定。接着，通用串行总线3.0控制器250会经由连接器270接收以及传送符合超高速规格的差动对信号，其中超高速的差动对信号又可分为传送差动对信号SSTX+/SSTX-以及接收差动对信号SSRX+/SSRX-。
[0029]在图2中，通用串行总线2.0控制器260会根据具有固定频率的时钟信号CLKl执行非超高速的信息(即差动对信号D+/D-)交换，而通用串行总线3.0控制器250会根据具有可变频率的时钟信号CLK2执行超高速的信息(即差动对信号SSTX+/SSTX-与差动对信号SSRX+/SSRX-)交换。因此，时钟信号CLK2的频率大于时钟信号CLKl的频率。
[0030]在图2中，通用串行总线模块200可设置于符合USB 3.0规格的主机端或是装置端。举例来说，当通用串行总线模块200是设置在如图1所描述的桥接芯片130时(即主机端)，连接器270可以为通用串行总线3.0的插座(receptacle)，例如符合标准规格_A、标准规格-B、微规格-AB或微规格-B的插座。反之，当通用串行总线模块200是设置在装置端时，例如随身碟(PenDrive)或是MP3播放器等，连接器270可以为通用串行总线3.0的插头(plug)，例如符合标准规格-A、标准规格-B、微规格-AB或微规格-B的插头。
[0031]根据图2所描述的实施例，通过使用石英振荡器210两端的信号XTALl与信号XTAL2，可分别通过锁相回路电路230以及扩频时钟产生器240产生具有固定频率的时钟信号CLKl以及具有可变频率的时钟信号CLK2。
[0032]虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
【主权项】
1.一种桥接电路，用于提供一快捷外围元件互连规格与一通用串行总线规格之间的数据转换，包括: 一时钟产生器，包括: 石英振荡器，具有第一端以及第二端； 反相器，并联于上述石英振荡器，用以于上述石英振荡器的上述第一端以及上述第二端分别产生第一信号以及第二信号； 第一电路，耦接于上述石英振荡器的上述第一端，用以根据上述第一信号产生具有固定频率的第一时钟信号；以及 第二电路，耦接于上述石英振荡器的上述第二端，用以根据上述第二信号产生具有可变频率的第二时钟信号； 一快捷外围元件互连模块，耦接于上述时钟产生器；以及 一通用串行总线模块，耦接于上述快捷外围元件互连模块，根据上述第一时钟信号以及上述第二时钟信号执行符合上述通用串行总线规格的数据交换。
2.根据权利要求1所述的桥接电路，其中上述第一电路为锁相回路电路，以及上述第二电路为扩频时钟产生器。
3.根据权利要求1所述的桥接电路，其中上述第二时钟信号为一扩频时钟信号，以及上述第二电路提供上述第二时钟信号至一通用串行总线控制器，以供上述通用串行总线控制器执行超高速的信息交换。
4.根据权利要求3所述的桥接电路，其中上述通用串行总线控制器为符合通用串行总线3.0规格的控制器。
5.根据权利要求1所述的桥接电路，其中上述第一电路提供上述第一时钟信号至一通用串行总线控制器，以供上述通用串行总线控制器执行非超高速的信息交换。
6.根据权利要求5所述的桥接电路，其中上述通用串行总线控制器为符合通用串行总线2.0规格的控制器。
7.根据权利要求1所述的桥接电路，其中上述第二信号为上述第一信号的反相信号。
8.根据权利要求7所述的桥接电路，其中上述第一时钟信号的频率大于上述第一信号的频率，以及上述第二时钟信号的频率大于上述第一时钟信号的频率。
9.根据权利要求1所述的桥接电路，其中上述石英振荡器是通过上述第一端而直接耦接于上述第一电路，以及上述石英振荡器是通过上述第二端而直接耦接于上述第二电路。
10.根据权利要求1所述的桥接电路，其中上述第二时钟信号为上述快捷外围元件互连模块的一参考时钟。
【专利摘要】一种桥接电路，用于提供快捷外围元件互连规格与通用串行总线规格之间的数据转换。石英振荡器具有第一端及第二端。反相器并联于石英振荡器，用以于石英振荡器的第一端及第二端分别产生第一信号及第二信号。第一电路耦接于石英振荡器的第一端，用以根据第一信号产生具有固定频率的第一时钟信号。第二电路耦接于石英振荡器的第二端，用以根据第二信号产生具有可变频率的第二时钟信号。一通用串行总线模块耦接于一快捷外围元件互连模块，根据上述第一时钟信号以及上述第二时钟信号执行符合上述通用串行总线规格的数据交换。
【IPC分类】G06F1-08, G06F13-38
【公开号】CN104777876
【申请号】CN201510198682
【发明人】曾纹郁, 林小琪
【申请人】威盛电子股份有限公司
【公开日】2015年7月15日
【申请日】2009年12月4日
【公告号】CN101739061A, CN101739061B