使用在检测到功率或 热约束时发送中断信号的特征，来加速搜索过程。在这样的情况下，在高于功率或热极限的 单个偏离时，用户可以回拨每个核的峰值频率约束，直到软件没有偏离地执行。
[0022] 现在参考图2,所示是根据本发明的一个实施例的可配置的峰值性能极限控制机 制的框图。如图2所示，逻辑200可以是处理器的一部分，更具体而言，可以存在于PCU的逻 辑中。一般而言，逻辑200操作，以确定处理器的核可以操作的最高操作频率，并将此最大 频率限制到低于处理器的制造时熔合的值。如此，如图2所示，处理器包括峰值频率能力存 储器210。在一个实施例中，此存储器可以存储对应于最高操作频率的峰值能力信息，该最 高操作频率是多核处理器的活跃的核的给定数量的函数和/或以别的方式依赖于该给定 数量。在所示出的示例中，对于N核处理器，提供了N个值，其中，当给定数量的核活跃时， 每一个值都对应于特定基于硅的处理器的可能的最高操作频率。在一个实施例中，存储在 存储器210中的能力信息可以从处理器的熔丝或其他非易失性存储器中获取，它们是在半 导体管芯的制造过程中写入或熔合的。
[0023] 为实现低于这些能力或最大峰值频率值的可配置的用户控制的值，一组可配置的 频率极限值可以存储在存储器220中。在一个实施例中，可以有N个可配置的值，每一个值 都对应于作为活跃的核的数量的函数的可配置的消减或约束频率。注意，对于存在于存储 器210和存储器220中的频率组，通常，对于较少数量的活跃的核，较高操作频率也是可能 的。如此，当只有一个核活跃时，操作频率可以比当N个核活跃时要高。在一个实施例中， 可以以各种方式获取这些约束频率极限，包括作为在BIOS初始化过程中写入的配置值，用 户控制的值，例如，基于要在处理器上执行的工作负荷的先验知识等等。一般而言，这些可 配置的极限值可以被设置为低于熔合值的级别。
[0024] 可以看出，逻辑200包括在这些可配置的约束频率极限中的每一个和对应的峰值 频率能力值之间执行最小（min)操作的最小操作符230,以便对于对应的给定数量的活跃 的核的两个值中的每一个的较小的值可以存储在配置存储器240的对应的字段中，此处也 称为解析的频率极限存储器。作为一个示例，此配置存储器可以是PCU可用的配置寄存器， 该配置寄存器存储每一种可能的数量的活跃的核的超频比率极限值，此处也称为解析频率 极限。
[0025] 现在参考表1，所示是根据本发明的一个实施例的存储一组解析的频率极限的示 例配置寄存器布局。可以看出，此寄存器的每一个字段都可以存储这样的值的组的解析值。
[0026] 表 1
【主权项】
1. 一种处理器，包括： 多个核，每一个都执行指令； 存储多个最大峰值操作参数值的非易失性存储器，所述最大峰值操作参数值中的每一 个都是所述处理器的活动级别的函数； 存储多个参数极限的配置存储器，所述参数极限中的每一个都对应于小于所述最大峰 值操作参数值的可配置的消减参数值或所述最大峰值操作参数值中的一个；以及 功率控制装置，用于将所述多个核中的每一个的操作参数限制到从所述配置存储器中 获取的对应的频率极限。
2. 如权利要求1所述的处理器，其特征在于，所述最大峰值操作参数值中的每一个都 对应于频率值，所述功率控制装置将在所述配置存储器中存储所述对应的最大峰值操作频 率值以及对应于所述可配置的消减参数值的可配置的消减频率值中的最小值。
3. 如权利要求2所述的处理器，其特征在于，所述可配置的消减频率值是在所述处理 器的初始化过程中获取的。
4. 如权利要求2所述的处理器，其特征在于，所述功率控制装置将利用所述可配置的 消减频率值来盖写存储在所述配置存储器中的所述最大峰值操作频率值中的一个。
5. 如权利要求2所述的处理器，其特征在于，所述功率控制装置将基于所述工作负荷 的先验知识，在工作负荷在所述处理器上执行之前，在所述配置存储器中存储对应的最大 峰值操作频率值和从一个实体中获取的可配置的消减频率值中的最小值。
6. 如权利要求5所述的处理器，其特征在于，所述可配置的消减频率值将允许所述处 理器进入超频模式，但阻止所述处理器达到所述处理器的约束。
7. 如权利要求5所述的处理器，其特征在于，所述可配置的消减频率值将允许不同的 系统的多个处理器中的每一个都以确定性的方式执行第一应用。
8. 如权利要求2所述的处理器，其特征在于，所述功率控制装置将基于所述多个核中 的活跃的核的数量，选择所述操作参数极限，并且当所述请求的操作频率大于所选的参数 极限时，阻止第一核以请求的操作频率执行。
9. 如权利要求1所述的处理器，其特征在于，所述功率控制装置将阻止以高于所述可 配置的消减参数值的速率执行指令，其中所述可配置的消减参数值是可配置的消减指令速 率值。
10. -种方法，包括： 在多域处理器的第一逻辑中接收一组可配置的频率极限值；以及 将所述可配置的频率极限值的组中的对应的一个值或一组最大峰值频率值中的一个 作为解析值存储在所述多域处理器的配置存储器的每一个字段中，其中所述最大峰值频率 值的组是从所述多域处理器的非易失性存储器中获取的，所述可配置的频率极限值的组是 在所述多域处理器的运行时获取的，以阻止所述多域处理器在超频模式操作过程中达到约 束。
11. 如权利要求10所述的方法，其特征在于，进一步包括： 在所述运行时，接收对所述多域处理器的核域的性能请求，并确定所述核域的活跃的 核的数量；以及 判断对应于活跃的核的所述数量的所述配置存储器的字段是否存储小于与所述性能 请求相关联的操作频率的解析值，并如果是，则将所述核域的所述操作频率限制到所述解 析值。
12. 如权利要求11所述的方法，进一步包括否则允许所述操作频率处于与所述性能请 求相关联的所述操作频率。
13. 如权利要求10所述的方法，进一步包括在所述运行时，接收对所述多域处理器的 图形域的性能请求，并确定所述图形域的活跃的图形处理器的数量，至少部分地基于活跃 的图形处理器的数量，限制所述图形域的操作频率。
14. 如权利要求10所述的方法，进一步包括利用所述可配置的频率极限值的所述组中 的对应的一个，来盖写存储在所述配置存储器中的第一字段中的所述最大峰值频率值的组 中的一个。
15. -种系统，包括： 包括多个核的多核处理器，存储多个最大峰值操作频率值的非电压存储器，所述最大 峰值操作频率值中的每一个都是给定数量的活跃的核的函数，功率控制单元（PCU)，以及， 频率极限控制装置，用于在配置存储器的每一个字段中存储可配置的消减频率值或所述最 大峰值操作频率值中的对应的一个，所述可配置的消减频率值基于关于要在所述多核处理 器上执行的工作负荷的先验信息；以及 耦合到所述多核处理器的动态随机存取存储器（DRAM)。
16. 如权利要求15所述的系统，其特征在于，所述频率极限控制逻辑将在所述配置存 储器中的每一个字段中存储所述对应的最大峰值操作频率值以及所述可配置的消减频率 值中的最小值。
17. 如权利要求15所述的系统，其特征在于，所述频率极限控制逻辑将响应于第一应 用在包括所述工作负荷的所述多核处理器上的执行，执行所述存储。
18. 如权利要求17所述的系统，其特征在于，第二系统包括第二多核处理器，所述第二 系统和所述系统以确定性的方式执行所述第一应用，而不会达到所述多核处理器和所述第 二多核处理器的约束。
19. 如权利要求15所述的系统，其特征在于，所述频率极限控制装置将利用所述可配 置的消减频率值来盖写存储在所述配置存储器中的所述最大峰值操作频率值中的一个。
20. 如权利要求15所述的系统，其特征在于，所述PCU将允许所述处理器进入超频模 式，存储在所述配置存储器中的所述可配置的消减频率值在所述工作负荷的执行过程中将 阻止所述多核处理器达到约束。
21. 被配置为执行如权利要求10到14中任一项所述的方法的通信设备。
22. 至少一个机器可读介质，所述至少一个机器可读介质包括多个指令，响应于在计算 设备上被执行，所述指令导致所述计算设备执行如权利要求10到14中任一项所述的方法。
23. -种用于处理指令的设备，被配置成执行如权利要求10到14中任一权利要求所述 的方法。
24. -种设备，包括用于执行根据权利要求10到14中的任一项所述的方法的装置。
【专利摘要】在一个实施例中，本发明包括具有多个核的处理器，每一核都执行指令，存储最大峰值操作频率值的非易失性存储器，每一值都是给定数量的活跃的核的函数，存储频率极限的配置存储器，每一频率极限都对应于小于最大峰值操作频率值的可配置的消减频率值或最大峰值操作频率值中的一个。功率控制器又被配置成将核的操作频率限制到从配置存储器中获取的对应的频率极限。描述并要求保护其他实施例。
【IPC分类】G06F9-46, G06F1-32, G06F9-38
【公开号】CN104798008
【申请号】CN201380060977
【发明人】J·J·谢拉, S·H·冈瑟, K·V·西斯特拉, R·D·威尔斯, S·M·康拉德
【申请人】英特尔公司
【公开日】2015年7月22日
【申请日】2013年6月28日
【公告号】US9075556, US9086834, US20140176581, US20140181538, WO2014099026A1