控制处理器的可配置的峰值性能极限的制作方法
【专利说明】控制处理器的可配置的峰值性能极限
【背景技术】
[0001] 半导体加工和逻辑设计的发展已允许可存在于集成电路器件上的逻辑的量增加。 因此，计算机系统配置已经从系统中的单个或多个集成电路进化至各个集成电路上的多个 硬件线程、多个核、多个设备和/或完整的系统。此外，随着集成电路密度增长，计算系统 (从嵌入式系统到服务器）的功率需求也逐步提高。此外，软件低效率及其对硬件的要求也 已造成了计算设备能耗的提高。事实上，一些研宄表明计算设备消耗了国家（诸如美国） 的整个电力供应中的显著百分比。因此，存在对与集成电路相关联的能效和节能的关键需 求。当服务器、桌面型计算机、笔记本、超级本?、平板电脑、移动电话、处理器、嵌入式系统 等变得甚至更为盛行（从包括在典型计算机、汽车和电视机中到包括在生物技术中），这些 需要将增加。
[0002] 在某些软件应用中，跨计算集群的节点的各个处理器性能差异性会导致软件故 障。同时，现代的处理器的本质是利用诸如功率或热约束之类的环境能力并增大处理器时 钟频率，直到到达这些极限中的一个或多个。在管芯与管芯硅变化的情况下，处理器操作一 般是非确定性的。对于试图跨多个节点归一化性能的许多用户的解决方案是完全禁用其中 处理器的时钟频率被增大的机会性超频模式操作。尽管这可以比较轻松地确保跨多个节点 的操作的确定性，但是，会丢失大量的性能。
[0003] 附图简述
[0004] 图1是根据本发明一个实施例的系统的框图。
[0005] 图2是根据本发明的一个实施例的可配置的峰值性能极限控制机制的框图。
[0006] 图3是根据本发明的实施例的用于动态地限制处理器频率的方法的流程图。
[0007] 图4是根据本发明的一个实施例的处理器的框图。
[0008] 图5是根据本发明的实施例的处理器的框图。
[0009] 图6是根据本发明一实施例的系统的框图。
【具体实施方式】
[0010] 在各实施例中，可以按实现某种超频模式性能优势而不会有通常与它相关联的差 异性的方式，控制处理器的峰值性能级别。一般而言，处理器超频模式操作是利用控制算法 实现的，这些控制算法使低于封装级别功率预算的性能最大化，以便当预算可用时，处理器 的一个或多个域可以以大于保证的最大频率的频率操作。各实施例可以特别适用于两种情 况：当应用在一般低功率级别执行时，最大化处理器核频率；以及，当应用随着低核利用率 (例如，多核处理器的8个核中的4个活跃）时，最大化处理器核频率。
[0011] 在大量制造中，大多数处理器能够以峰值频率（即，对于特定基于硅的处理器，最 大峰值频率）运行，当某些应用正在运行时，这些峰值频率会轻松地超出平台功率输送约 束。这自然会产生软件执行时间的非确定性。然而，当处理器应用正在以较低的核利用率 运行时，理论上可以以较高时钟频率运行它们，并仍确保确定性，因为处理器封装的最大可 能的功耗仍低于电压调节器、电源以及所有功率输送约束。如此，各实施例提供将机会性处 理器操作限制到低于这些约束中的任何一种的级别的技术。
[0012] 现在参考图1，所示是根据本发明的实施例的系统的一部分的框图。如图1所示， 系统100可以包括各种组件，包括处理器110,如图所示，该处理器110是多核处理器。处理 器110可以通过外部电压调节器160耦合到电源150,调节器160可以执行第一电压转换， 以向处理器110提供经初步调节的电压。
[0013] 可以看出，处理器110可以是包括多个核120a-120n的单管芯处理器插槽。另外，每 一个核都可以与单个电压调节器125a-125n相关联，以允许对每一个单个核的电压进行细 粒度的控制，因而对每一个单个核的功率和性能进行细粒度的控制。如此，每一个核都可以 在独立电压和频率下操作，允许大灵活性，并提供用于平衡功率消耗与性能的广泛的机会。
[0014] 仍参考图1，额外的组件可以存在于处理器内，包括输入/输出接口 132、另一接口 134以及集成的存储器控制器136。可以看出，这些组件中的每一个都可以由另一集成的电 压调节器125x来供电。在一个实施例中，接口 132可以符合Intel?快速路径互连（QPI)协 议，该协议在高速缓存一致性协议中提供点对点（PtP)链路，该高速缓存一致性协议包括 多个层，包括物理层、链路层以及协议层。接口 134又可以符合外围组件互连快速（PCIe?) 规范，例如，PCIExpress?规范基础规范版本2. 0 (2007年1月17日）。
[0015] 还示出了功率控制单元（P⑶)138,该功率控制单元（P⑶)138可包括对于处理器 110执行功率管理操作的硬件、软件和/或固件。在各实施例中，PCU138可包括根据本发 明的一个实施例，将低于所支持的级别的处理器频率和/或其他操作参数限制到动态地可 配置的极限的逻辑。此外，P⑶138还可以通过专用接口耦合到外部电压调节器160。如 此，P⑶138可以指示电压调节器向处理器提供请求的被调节的电压。
[0016] 尽管为便于说明未示出，但是，可以理解，额外的组件可以存在于处理器110内， 诸如额外的非核逻辑、及其他组件，诸如内部存储器，例如，一个或多个级别的高速缓存存 储器层次结构等等。此外，尽管在图1的实现中是利用集成的电压调节器示出的，但是，各 实施例不是限制性的。
[0017] 尽管下面的实施例是参照例如计算平台或处理器的特定集成电路中的节能和能 效来描述的，然而其它实施例适用于其它类型的集成电路和逻辑器件。在此描述的实施例 的相似的技术和教导可适用于也可受益于更好能效和节能的其它类型的电路或半导体器 件。例如，所披露的实施例不限于任何具体类型的计算机系统，并也可用于其它设备，例如 手持设备、芯片上系统（SoC)以及嵌入式应用。手持设备的一些例子包括蜂窝电话、互联网 协议设备、数字相机、个人数字助理（PDA)和手持PC。嵌入式应用一般包括微控制器、数字 信号处理器（DSP)、网络计算机（上网本）、机顶盒、网络集线器、广域网（WAN)交换机或能 执行下面教示的功能和操作的任何其它系统。此外，本申请中描述的装置、方法和系统不限 于物理计算设备，而是也涉及用于节能和能效的软件优化。如将在以下描述中变得显而易 见的，本文描述的方法、装置和系统的实施例（无论是关于硬件、固件、软件还是它们的组 合）对于"绿色技术"未来是至关重要的，诸如对于包含US经济大部分的产品的节能和能 量效率。
[0018] 注意，此处所描述的可配置的频率和/或其他操作参数控制可以独立于基于操作 系统（OS)的机制，诸如高级配置和平台接口（ACPI)标准（例如，2006年10月10日发布的 Rev. 3.Ob)，并与其互补。根据ACPI，处理器可以操作在各种性能状态或级别，S卩，从PO到 PN。一般而言，Pl性能状态可以对应于可以由OS请求的最高保证的性能状态。除此Pl状 态之外，OS还可以请求较高性能状态，S卩，PO状态。如此，此PO状态可以是机会性状态或 超频模式状态，其中，当有电能和/或热预算可用时，处理器硬件可以配置处理器或其至少 一些部分以高于保证的频率操作。在许多实现中，处理器可包括高于保证的最大频率的多 个所谓的元频率，也被称为Pl频率，超出特定处理器的最大峰值频率，这是在制造过程中 熔合或以别的方式写入到处理器中。另外，根据ACPI，处理器还可以在各种功率状态或级 别下操作。相对于功率状态，ACPI指定不同的功率消耗状态，一般被称为C状态，CO,Cl到 Cn状态。当核活跃时，它在CO状态运行，而当核空闲时，它可以被置于核低功率状态，也叫 做核非零C状态（例如，C1-C6状态），每一个C状态都处于低功率消耗级别（以便C6是比 Cl更株的低功率状态，等等）。
[0019] 各实施例为诸如软件实体之类的实体提供作为活跃的核的数量的函数控制处理 器峰值频率级别的接口。默认地，处理器被配置成利用在高达硅的最大频率能力的频率操 作的活跃的核操作，其中，此最大峰值频率作为一个或多个熔合值（诸如用于给定数量的 活跃的核的给定最大峰值频率）被配置到处理器。通常，当请求处理器在ACPIPO状态下 操作时，此最大峰值频率对应于在最高超频模式下可用的值。注意，如此，此最大频率高于 保证的最大频率（诸如ACPIPl状态）。通过使用本发明的实施例，可以通过导致较低的每 个核超频频率约束被这些算法使用，可以降低或消减（clipped)频率控制算法可用的最大 峰值频率。在一个实施例中，可以提供接口，以使诸如基本输入/输出系统（BIOS)配置代 码之类的软件能设置这些消减值（此处也被称为消减或约束频率）。虽然此处所描述的特 定示例关于通过核频率控制的核域控制，但是，可以理解，类似的技术可用于控制处理器的 其他领域，诸如图形域、互连域、非核域等等。
[0020] 可以提供可配置的每核频率极限，这些可配置的每核频率极限可以作为正在执行 的工作负荷的类型的函数被更新，假设用户具有工作负荷的特征的先验知识。如此，对于某 些应用，消费者可以基于应用的先验知识，配置这些值。在一个实施例中，这些最大超频频 率约束（这是通常比最大峰值频率的处理器配置的熔合值低的值的一组约束）可以在运行 时动态地配置。
[0021] 此控制接口可用于一般地覆盖所有工作负荷，它也可以被用来自动地校准峰值性 能级别，假设用户可以预测它将先验地运行的工作负荷的类型。为执行此校准，软件可以运 行工作负荷套件，并扫描超频频率约束以确定失效面。用户可以通过