总平台功率控制的制作方法
【技术领域】
[0001]本公开通常涉及电子的领域。更特别地，本发明的实施例涉及总平台功率控制。
【背景技术】
[0002]随着集成电路(IC)制作技术改进，制造商能够将额外的功能性集成到单个硅基底上。然而，随着这些功能性的数量增加，单个IC芯片上的部件的数量也同样增加。额外的部件增加额外的信号转换，进而，生成更多的热量。额外的热量可损害IC芯片，例如，通过热膨胀。而且，额外的热量可限制包含这样的芯片的计算装置的使用位置和/或使用应用。
[0003]例如，便携式计算装置可仅依靠电池功率用于其操作。因此，随着额外的功能性被集成到便携式计算装置，降低功耗的需要变得日益重要，例如，以便将电池功率维持延长时间段。随着非便携式计算系统的IC部件使用更多的功率并且生成更多的热量，它们也面临冷却和功耗的问题。
【附图说明】
[0004]参考附图来提供详细的描述。在图中，参考标号的最左边数字识别参考标号在其中首次出现的图。在不同的图中的相同参考标号的使用指示类似或相同的项。
[0005]图1和图4-6图示可用来实现本文讨论的各实施例的计算系统的实施例的框图。
[0006]图2图示根据一些实施例的计算系统部件的框图。
[0007]图3图示根据一些实施例的流程图。
【具体实施方式】
[0008]在下文的描述中，阐述大量的具体细节以便提供各实施例的透彻理解。然而，可在没有具体细节的情况下实践本发明的各实施例。在其它实例中，没有详细地描述众所周知的方法、过程、部件以及电路以免模糊本发明的特定实施例。另外，可使用各种部件来执行本发明的实施例的各种方面，例如，集成半导体电路(“硬件”)、组织成一个或多个程序(“软件”)的计算机可读指令或硬件和软件的某个组合。为了本公开的目的，对“逻辑”的参考将意味着硬件、软件或其某个组合。
[0009]对一般的计算性能和特别地turbo性能的主要限制之一是功率递送网络。存在可限制总功耗的功率递送网络的不同层次。目前可通过只控制CPU (中央处理单元)功率并且将固定的预算分配到具有防护频带的平台的其余部分来解决问题。如果防护频带不充分，则这导致非最佳设置或关闭的风险。此外，一些实现可在不同的时间间隔处控制CPU功耗并且可由各种方法来进行功率读取，其中一个方法可以是读取由CPU电压调节器(VR)报告的功耗。因此，这样的实现不完全解决平台级功率控制。
[0010]通过对比，本文讨论的一些实施例目标为基于各种信息的总平台功耗，例如，包含从平台部件获得的一个或多个输入/读取、控制值(或参数)设置以及控制策略。例如，可通过使用平台功率的远程感测来补充此方法。例如，平台上的(例如，电流)传感器采样电流消耗并且将此信息馈送到CPU VR，从所述CPU VR采样并控制电流消耗。
[0011 ] 在一实施例中，允许总平台功耗的控制准许使用更小的电源单元、更少的设计防护频带和/或具有系统关闭的降低危险的更鲁棒的系统。这可对于例如一方面的平板计算机、电话以及超级本的小形状因子和在另一个极端的服务器尤其重要。此外，这样的技术可允许台式电源单元的成本降低。
[0012]此外，一些实施例可被应用在包含一个或多个处理器(例如，具有一个或多个处理器核心)的计算系统中，例如，参考图1-图6讨论的那些。更特别地，图1图示根据本发明的实施例的计算系统100的框图。系统100可包含一个或多个处理器102-1到102-N (本文通常被称作为“处理器102”)。处理器102可经由互连或总线104来通信。每个处理器可包含各种部件，为了清楚，只参考处理器102-1来讨论它们中的一些。因此，剩余的处理器102-2到102-N中的每个可包含参考处理器102-1讨论的相同或类似的部件。
[0013]在一实施例中，处理器102-1可包含一个或多个处理器核心106-1到106-M(本文被称作为“核心106”)、高速缓冲存储器108和/或路由器110。处理器核心106可实现在单个集成电路(IC)芯片上。此外，芯片可包含一个或多个共享和/或私有高速缓冲存储器(例如，高速缓冲存储器108)、总线或互连(例如，总线或互连112)、图形和/或存储器控制器(例如，参考图4-6讨论的那些)或其它部件。
[0014]在一个实施例中，路由器110可用来在处理器102-1和/或系统100的各种部件之间通信。此外，处理器102-1可包含多于一个路由器110。此外，大量的路由器110可进行通信来允许在处理器102-1的内部或外部的各种部件之间的数据路由。
[0015]高速缓冲存储器108可存储由处理器102-1的一个或多个部件(例如，核心106)利用的数据(例如，包含指令)。例如，高速缓冲存储器108可在本地缓存存储在存储器114中的数据，以便由处理器102的部件更快接入(例如，由核心106更快接入)。如在图1中所示，存储器114可经由互连104与处理器102通信。在一实施例中，高速缓冲存储器108 (可以是共享的)可以是中级高速缓冲存储器(MLC)、末级高速缓冲存储器(LLC)等。而且，每个核心106可包含I级(LI)高速缓冲存储器(116-1)(本文通常被称作为“LI高速缓冲存储器116”)或其它级别高速缓冲存储器(例如，2级(L2)高速缓冲存储器)。此外，处理器102-1的各种部件可通过总线(例如，总线112)和/或存储器控制器或集线器与高速缓冲存储器108直接通信。
[0016]系统100还可包含平台功率源120 (例如，直流(DC)功率源或交流(AC)功率源)来将功率提供到系统100的一个或多个部件。在一实施例中，平台功率源120可以是如本文所论述的PSU。在一些实施例中，功率源120可包含一个或多个电池组和/或电源。功率源120可通过电压调节器(VR) 130而耦合到系统100的部件。此外，即使图1图示一个功率源120和一个电压调节器130，也可利用额外的功率源和/或电压调节器。例如，处理器102中的一个或多个可具有对应的电压调节器和/或功率源。而且，电压调节器130可经由单个功率平面(例如，将功率供应到所有核心106)或多个功率平面(例如，其中每个功率平面可将功率供应到不同的核心或核心组)而耦合到处理器102。
[0017]此外，虽然图1将功率源120和电压调节器130图示为分离的部件，但是功率源120和电压调节器130可并入到系统100的其它部件中。例如，VR 130的所有或部分可并入到功率源120和/或处理器102中。
[0018]如图1所示，处理器102还可包含功率控制逻辑140来控制到处理器102的部件(例如，核心106)的功率的供应。逻辑140可接入本文讨论的一个或多个存储装置(例如，高速缓冲存储器108、LI高速缓冲存储器116、存储器114或系统100中的另一存储器)来存储与逻辑140的操作相关的信息(例如，如此处讨论的与系统100的各种部件传递的信息)。如所示的，逻辑140可耦合到VR 130和/或系统100的其它部件(例如，核心106和/或功率源120)。
[0019]例如，可耦合逻辑140来接收信息(例如，以一个或多个位或信号的形式)以指示一个或多个传感器150的状态。传感器150可被提供为靠近系统100 (或本文讨论的其它计算系统(例如，诸如参考包含图4和图5的其它图讨论的那些))的部件(例如，核心106、互连104或112、在处理器102的外部的部件等)，来感测影响系统/平台的功率/热行为的各种因素(例如，温度、操作频率、操作电流、操作电压、功耗和/或核间通信活动等)中的变化。
[0020]逻辑140可又指导VR 130、功率源120和/或系统100的个别部件(例如核心106)修改它们的操作。例如，逻辑140可指示VR 130和/或功率源120 (或PSU)调整它们的输出。在一些实施例中，逻辑140可请求核心106修改它们的操作频