26、存储器632、CODEC 634、无线接口640及相机接口 668包含在封装中系统或芯片上系统装置622中。在特定实施例中，输入装置630和电源644耦合到芯片上系统装置622。此外，在特定实施例中，如图6中所示，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642、摄像机670及电源644在芯片上系统装置622外部。然而，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642、摄像机670及电源供应器644中的每一个可耦合到芯片上系统装置622的组件，例如接口或控制器。
[0075]可通过现场可编程门阵列(FPGA)装置、专用集成电路(ASIC)、处理单元(例如，中央处理单元(CPU))、数字信号处理器(DSP)、控制器、另一硬件装置、固件装置或其任何组合实施图3至5的方法300至500。作为实例，可通过执行存储于如关于图6所述的存储器632中的指令的处理器开始图3的方法300、图4的方法400、图5的方法500或其任何组合。
[0076]结合所描述实施例中的一或多个，公开一种设备，所述设备可包含用于选择性地设定与包含数据阵列的指令高速缓存相关联的多位通路预测掩码的位的装置。用于选择性地设定位的装置可包含图1至2的控制逻辑150、图6的处理器610、控制逻辑686、经配置以选择性地设定多位通路预测掩码的位的一或多个其它装置或电路或其任何组合。
[0077]所述设备还可包含用于提供多位通路预测掩码到数据阵列的多个线驱动器的装置。用于提供的装置可包含图1至2的控制逻辑150、图6的处理器610、控制逻辑686、经配置以提供多位通路预测掩码的一或多个其它装置或电路或其任何组合。
[0078]所述设备还可包含用于从在启用多个线驱动器之后驱动的多个通路选择特定通路的装置。用于选择的装置可包含图1至2的控制逻辑150、预测掩码152、图2的多路复用器260、标记阵列280、图6的处理器610、控制逻辑686、多位通路预测掩码688、标记阵列688、经配置以从所驱动的多个通路选择特定通路的一或多个其它装置或电路或其任何组合。
[0079]所述设备还可包含用于输出特定通路的指示的装置。用于输出特定通路的指示的装置可包含图1的控制逻辑150、图2的标记阵列280、图6的标记阵列684、控制逻辑686、经配置以输出特定通路的指示的一或多个其它装置或电路或其任何组合。
[0080]所述设备还可包含用于输出从特定通路读取的数据的装置。用于输出从特定通路读取的数据的装置可包含图1的线驱动器140至144、图2的线驱动器240a-d、多路复用器260、经配置以输出从特定通路读取的数据的一或多个其它装置或电路或其任何组合。
[0081]所公开实施例中之一或多个可实施于可包含通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂巢式电话、计算机、平板计算机、便携式计算机或桌上型计算机的系统或设备(例如，装置600)中。另外，装置600可包含机顶盒、娱乐单元、导航装置、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、存储或检索数据或计算机指令的任何其它装置或其组合。作为另一说明性非限制性实例，所述系统或设备可包含远程单元，例如移动电话、手持式个人通信系统(PCS)单元、如个人数据助理的便携式数据单元、具备全球定位系统(GPS)功能的装置、导航装置、如仪表读取设备的固定位置数据单元或存储或检索数据或计算机指令的任何其它装置或其任何组合。
[0082]虽然图1至6中的一或多者可说明根据本发明的教示内容的系统、设备及/或方法，但本发明不限于这些所说明的系统设备及/或方法。本发明之实施例可适于用于包含集成电路(包括存储器、处理器及芯片上电路)之任何装置中。
[0083]所属领域的技术人员将进一步了解，关于本文公开的实施例所描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为通过处理器执行的电子硬件、计算机软件或其组合。上文已大体在其功能性方面描述各种说明性组件、区块、配置、模块、电路和步骤。所述功能性是实施为硬件还是处理器可执行指令取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解释为弓丨起偏离本发明的范围。
[0084]结合本文中所揭示的实施例而描述的方法或演算法的步骤可直接体现于硬件、由处理器执行的软件模块或其两者的组合中。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移动磁盘、压缩光盘只读存储器(CD-ROM)或所属领域中已知的任何其它形式的非暂时性存储媒体中。说明性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件驻留在计算装置或用户终端中。
[0085]提供对所公开实施例的先前描述以使得所属领域的技术人员能够制造或使用所公开的实施例。所属领域的技术人员将容易了解对这些实施例的各种修改，且可在不脱离本发明的范围的情况下将本文定义的原理应用到其它实施例。因此，本发明并不希望限于本文所示的实施例，而应符合与如由所附权利要求书定义的原理和新颖特征一致的可能最宽范围。
【主权项】
1.一种设备，其包括: 控制逻辑，其经配置以基于预测掩码值选择性地设定多位通路预测掩码的位，所述控制逻辑与包含数据阵列的指令高速缓存相关联， 其中响应于所述多位通路预测掩码启用所述数据阵列的线驱动器的子集，线驱动器的所述子集包含多个线驱动器。
2.根据权利要求1所述的设备，其中所述预测掩码值与高速缓存线相关联，且其中所述预测掩码值的特定位保持设定直至特定高速缓存线的对应于所述特定位的内容从所述指令高速缓存移除。
3.根据权利要求1所述的设备，其中所述预测掩码值在通电之后经初始化至初始值。
4.根据权利要求3所述的设备，其中所述预测掩码值的每一位经设定为零值。
5.根据权利要求1所述的设备，其中所述预测掩码值周期性地经设定为特定值。
6.根据权利要求3所述的设备，其中所述预测掩码值在时间周期到期之后或在多个高速缓存存取操作之后经设定为所述初始值。
7.根据权利要求1所述的设备，其进一步包括多路复用器，所述多路复用器经配置以响应于通路选择信号选择由多个驱动器的子集提供的数据。
8.根据权利要求1所述的设备，其进一步包括包含耦合到多个数据线的多个驱动器的所述数据阵列，所述多个驱动器中的每一个选择性地由所述多位通路预测掩码的不同位启用。
9.根据权利要求1所述的设备，其中所述预测掩码值存储在所述指令高速缓存的标记阵列、寄存器或高速缓存线中。
10.根据权利要求1所述的设备，其中所述数据阵列包括集相关指令高速缓存数据阵列。
11.一种方法，其包括: 基于预测掩码值选择性地设定多位通路预测掩码的位，所述多位通路预测掩码与包含具有多个线驱动器的数据阵列的指令高速缓存相关联； 其中响应于所述多位通路预测掩码启用所述多个线驱动器中的线驱动器的子集，线驱动器的所述子集包含多个线驱动器。
12.根据权利要求11所述的方法，其进一步包括在所述多位通路预测掩码的应用产生误预测之后更新所述预测掩码值，其中所述预测掩码值经更新以识别在所述误预测之后驱动的特定通路。
13.根据权利要求11所述的方法，其中所述预测掩码值作为高速缓存线的一部分存储在所述数据阵列中。
14.根据权利要求11所述的方法，其进一步包括将所述多位通路预测掩码设定为对应于所述数据阵列的高速缓存线的所述预测掩码值。
15.根据权利要求14所述的方法，其进一步包括: 在存取所述高速缓存线之后确定连续高速缓存线；及 基于所述连续高速缓存线设定所述预测掩码值的位，其中所述位对应于所述连续高速缓存线。
16.根据权利要求14所述的方法，其进一步包括在提取所述高速缓存线之后将具有所述预测掩码值的所述多位通路预测掩码提供到所述线驱动器。
17.根据权利要求16所述的方法，其进一步包括与提供所述多位通路预测掩码同时执行标记查找操作。
18.根据权利要求11所述的方法，其进一步包括确定是否替换所述数据阵列的特定高速缓存线的内容。
19.根据权利要求18所述的方法，其进一步包括当所述特定高速缓存线的所述内容包含所述高速缓存线的所述内容时，将所述预测掩码值设定为初始值。
20.根据权利要求18所述的方法，其进一步包括当所述特定高速缓存线对应于所述预测掩码值的确证位时，解除确证所述预测掩码值的所述确证位。
21.—种设备，其包括: 用于基于预测掩码值选择性地设定多位通路预测掩码的位的装置，所述多位通路预测掩码与包含数据阵列的指令高速缓存相关联；及 用于将所述多位通路预测掩码提供到所述数据阵列的多个线驱动器的装置； 其中响应于所述多位通路预测掩码启用所述多个线驱动器中的多个线驱动器。
22.根据权利要求21所述的设备，其进一步包括: 用于从在启用所述多个线驱动器之后驱动的多个通路选择特定通路的装置； 用于输出所述特定通路的指示的装置；及 用于输出从所述特定通路读取的数据的装置。
23.—种非暂时性计算机可读媒体，其包括在由处理器执行时致使所述处理器进行以下操作的指令: 根据预测掩码值选择性地设定多位通路预测掩码的位，所述多位通路预测掩码与包含数据阵列的指令高速缓存相关联； 其中响应于所述多位通路预测掩码启用所述数据阵列的多个线驱动器。
24.根据权利要求23所述的非暂时性计算机可读媒体，其进一步包括在由所述处理器执行时致使所述处理器进行以下操作的指令: 接收所述预测掩码值?’及 选择性地启用所述多个线驱动器。
【专利摘要】在特定实施例中，一种设备包含经配置以基于预测掩码值选择性地设定多位通路预测掩码的位的控制逻辑。所述控制逻辑与包含数据阵列的指令高速缓存相关联。响应于所述多位通路预测掩码启用所述数据阵列的线驱动器的子集。线驱动器的所述子集包含多个线驱动器。
【IPC分类】G06F9-30, G06F12-08, G06F9-38
【公开号】CN104854557
【申请号】CN201380065463
【发明人】彼得·G·萨索内, 苏雷什·K·文库马汉提, 卢西恩·科德雷斯库
【申请人】高通股份有限公司
【公开日】2015年8月19日
【申请日】2013年12月20日
【公告号】US20140181405, WO2014100632A1