一种应用于飞行场景仿真的图像注入模块的制作方法
【技术领域】
[0001]本发明涉及图像传输领域。
【背景技术】
[0002]随着航空航天技术的高速发展，飞行器，包括飞机、卫星、航天飞船、导弹等，被广泛应用于军事、民用以及科学研宄等领域。目标特征捕获系统是飞行器的关键组成部分，对飞行器的技术指标和性能起着至关重要的作用。目标特征捕获系统通过接收依据目标及背景的光学特性反射或辐射的电磁波，直接探测飞行器与目标的相对位置，实现自动搜索、识别和跟踪目标，并从中提取目标信息，反馈给飞行器以便控制。目标特征捕获系统的测试是目标特征捕获系统研制过程的重要组成部分，包括外场实际飞行测试与动态飞行场景仿真测试两种测试方法。由于飞行器外场实际飞行成本高、风险高、测试周期长，加之飞行活动受天气等诸多因素限制，在进行飞行器外场飞行测试目标特征捕获系统之前，采用以计算机技术、信息处理技术与计算机图形学为基础的飞行场景仿真测试可以有效地缩短研发周期、降低研发成本、降低测试风险，为目标特征捕获系统的性能评价和改进提供分析依据。
[0003]动态场景生成是飞行场景仿真的关键技术，主要任务是模拟飞行过程中的动态场景，具有良好的灵活性和通用性。动态场景生成系统依据目标数据(几何特性、光学特性等)及目标特征捕捉系统传感器参数(视场角、分辨率等)完成目标特征捕获系统光学系统和捕获系统的分析建模，实现具有场景辐射特性、目标几何特征与光学特性的场景建模仿真，从而在观测坐标系下生成场景图像。在飞行仿真测试中，需要模拟飞行器和目标的姿态以及运行轨迹等变化，系统对场景图像的动态变化提出了新的需求。同时，高帧频、高分辨率的动态飞行场景模拟仿真需要产生海量场景图像，海量场景图像的实时显示对数字图像格式转换等处理的实时性和动态图像注入目标特征捕获系统的高速率提出了新的要求。
【发明内容】
[0004]本发明是为了满足飞行场景仿真对场景显示的实时性与图像数据传输高速率的要求，从而提供一种应用于飞行场景仿真的图像注入模块。
[0005]一种应用于飞行场景仿真的图像注入模块，它包括嵌入在FPGA中的USB 3.0接口模块、LVDS接口模块、图像数据转换模块以及高速缓存模块；
[0006]所述USB 3.0接口模块用于与场景生成计算机进行USB数据交互；
[0007]LVDS接口模块用于对下位操作系统进行2路的LVDS下行数据传输；
[0008]图像数据转换模块用于对场景图像进行转换；
[0009]高速缓存模块用于对数据进行高速缓冲存储；
[0010]USB 3.0接口模块通过FX3内部同步从设备FIFO的数据读写操作实现高速数据传输；
[0011]USB 3.0接口模块的数据传输模式为数据块传输。
[0012]LVDS接口模块采用串化器和解串器实现对下位操作系统的下行数据传输；
[0013]所述串化器和解串器均有三个工作状态:
[0014]初始化状态:首先分别将串行器与解串器的PLL与各自本地时钟同步，然后将解串器与用于通讯的串化器同步；
[0015]数据传输状态:当检测到LOCK = 0，进入数据传输状态；
[0016]再同步状态:若解串器未检测到LVDS输入的嵌入时钟，即LOCK = I，则再次转入再同步状态，再同步完成后，LOCK = O，转入数据传输状态。
[0017]LVDS 接口模块采用 18 位的 Bus LVDS SERDES 芯片 DS92LV18 实现。
[0018]图像数据转换模块包括帧格式转换模块和灰度填充模块；
[0019]所述帧格式转换模块用于对场景图像进行帧格式转换；
[0020]灰度填充模块用于对场景图像进行成度填充。
[0021]高速缓存模块是基于DMA与乒乓操作实现的。
[0022]高速缓存模块包括输入数据选择单元、接收FIFO单元RX_FIF00、接收DMA单元RX_DMA0、HMCO、发送 DMA 单元 TX_DMA0、发送 FIFO 单元 TX_FIF00、N1s I1、接收 FIFO 单元RX_FIF01、接收 DMA 单元 RX_DMA1、HMC1、发送 DMA 单元 TX_DMA1、发送 FIFO 单元 TX_FIF01、输出数据选择单元和两片DDR3 ;
[0023]其中:接收FIFO单元RX_FIF00、接收DMA单元RX_DMA0组成接收通道O ;
[0024]接收FIFO单元RX_FIF01、接收DMA单元RX_DMA1组成接收通道I ;
[0025]发送FIFO单元TX_FIF00、发送DMA单元TX_DMA0组成发送通道O ;
[0026]发送FIFO单元TX_FIF01、发送DMA单元TX_DMA1组成发送通道I ;
[0027]所述输入数据选择单元用于接收来自图像数据转换模块的场景图像数据；
[0028]所述输入数据选择单元将场景图像数据分成两路数据，第一路数据先后通过接收FIFO 单元 RX_FIF00、接收 DMA 单元 RX_DMA0、HMCO、发送 DMA 单元 TX_DMA0 和发送 FIFO 单元TX_FIF00发送至输出数据选择单元；
[0029]第二路数据先后通过接收FIFO单元RX_FIF01、接收DMA单元RX_DMA1、HMC1、发送DMA单元TX_DMA1和发送FIFO单元TX_FIF01发送至输出数据选择单元；
[0030]输出数据选择单元用于将场景图像数据发送给LVDS接口模块；
[0031]所述HMCO和HMCl分别与两片DDR3进行数据交互；
[0032]所述HMCO和HMCl分别与N1s II通信；
[0033]接收DMA单元RX_DMA0、接收DMA单元RX_DMA1和N1s II之间相互进行数据交互；
[0034]发送DMA单元TX_DMA0、发送DMA单元TX_DMA1和N1s II之间相互进行数据交互。
[0035]本发明获得的有益效果:
[0036]I)、本发明的图像注入模块传输速率最高传输速率达2376Mbps ；
[0037]2)、本发明的图像注入模块支持将分辨率低于512X512的图像进行灰度填充至分辨率为512X512的图像；
[0038]3)、本发明的图像注入模块可与带USB 3.0接口的计算机进行超高速通信，兼容USB 2.0接口的高速通信；
[0039]4)、本发明的图像注入模块可与带LVDS接口的信息处理机进行通信。
【附图说明】
[0040]图1是本发明所述图像注入模块的总体框图；
[0041]图2是基于芯片FX3的USB 3.0接口原理示意图；
[0042]图3是DS92LV18逻辑框图；
[0043]图4是基于SERDES的LVDS接口原理示意图；
[0044]图5是LVDS接口逻辑状态转换原理示意图；
[0045]图6是图像数据转换原理示意图；
[0046]图7是基于DMA与乒乓操作的高速缓存原理示意图；
[0047]图8是芯片FX3固件程序DMA通道设置原理示意图；
[0048]图9是USB 3.0主机软件流程不意图；
[0049]图10是本发明的产品结构参数示意图；
[0050]图11是本发明的工作流程示意图；
【具体实施方式】
[0051]【具体实施方式】一、结合图1说明本【具体实施方式】，一种应用于飞行场景仿真的图像注入模块，它包括:
[0052](I)硬件设计:主要功能是传输场景生成计算机生成的图像，在系统闭环测试时需传输信息处理机反馈的参数给场景生成计算机，包括USB 3.0接口、LVDS接口、图像数据转换以及高速缓存；
[0053](2)软件设计:主要功能是配置USB 3.0控制芯片并调用USB 3.0接口驱动传输图像数据，在系统环路测试时传输反馈的信息处理机参数，包括USB 3.0主机软件以及USB3.0固件程序。
[0054]2、硬件设计
[0055]由于FPGA在灵活性、开发成本以及开发周期等方面的优势，高速动态场景生成系统的硬件平台-图像注入模块采用FPGA作为核心器件。Altera公司的Cyclone V系列FPGA在逻辑资源、存储资源、可用1/0、功耗上都具有很大优势，且Cyclone V拥有外部存储硬核，可实现最高400MHz的工作频率，因此本发明采用Altera公司的Cyclone V系列中的5CEFA7F31I7N作为功能模块的主控器件。
[0056]2.1、USB 3.0 接口模块
[0057]为实现将计算机的动态场景生成图像传输到图像处理及存储模块，本发明采用基于USB3.0的上行接口设计。集成MCU的USB 3.0控制芯片集成物理层与数据链路层，并通过MCU实现USB 3.0协议与控制，可最大限度的发挥USB 3.0的高速特性，简化了程序设计，极大地降低了 USB 3.0接口的开发难度。从设计成本与开发难度多方面综合考虑，本发明采用FPGA外接集成MCU的USB 3.0的方案设计USB 3.0接口。
[0058]CYPRESS公司FX3系列CYUSB3014芯片以其高度集成、设计灵活的特性成为USB3.0外设控制器的首选。FX3内部集成32位ARM926EJ-S微处理器，工作频率为200MHz，具有强大的数据处理能力，可控制外部芯片接口，并用于构建定制应用。该芯片完全兼容USB
3.0和USB 2.0规范，集成USB 3.0和USB 2.0物理层，并提供SP1、I2C、UART和I2S接口与外部设备进行通信。FX3具有一个高性能、高灵活度、可进行完全配置的并行通用可编程接口 GPIF II (General Programmable InterFace II)，可与 DSP、ASIC、FPGA 或任意处理器无缝连接，数据传输速率可达320Mbps。片载512KB RAM适合代码与数据存储，内部集成inter-port DMA架构，可实现超过400Mbps的数据传输能力。
[0059]本发明采用基于FX3的USB 3.0接口设计，同步从设备FIFO接口非常适合外部处理器(FPGA/ASIC/DSP)需要对EZ-USB FX3内部FIFO缓冲区进行数据读写操作的应用。同步从设备FIFO接口是GPIF II的首选实施方式，可以满足高吞吐量的要求，本发明使用从设备FIFO进行接口设计，其硬件系统框图如图2所示。
[0060]2.2、LVDS 接口模块
[0061]基于SERDES的LVDS接口设计操作简单，无需外加逻辑实现并串转换，并且可实现较高速率与较远距离的LVDS传输。本发明采用2路基于SERDES的LVDS接口实现下行接口设计。由于传输的数据位宽为16位，加上2位控制数据，本发明