多cpu启动电路和多cpu启动方法
【专利说明】多CPU启动电路和多CPU启动方法
[0001]本申请基于并且要求于2014年3月19日提交的日本专利申请N0.2014-056623的优先权的权益，其全部内容通过引用合并于此。
技术领域
[0002]本发明涉及一种多CPU启动电路、多CPU启动方法以及用于多CPU启动电路的程序。
【背景技术】
[0003]通常，在使用多个CPU(中央处理单元)的计算机中，所有CPU中的每一个需要非易失性存储器和易失性存储器来启动其中的每一个。
[0004]图4是示出根据本发明的相关技术的CPU启动电路(900)的配置。在图4中，CPU启动电路(900)包括CPU I (91), CPU 2 (92)、易失性存储器I (90)、易失性存储器2 (93)、非易失性存储器I (94)、以及非易失性存储器2 (95)。当CPU 1(91)接收由外部系统(3)传送的开始信号(104)时，CPU 1(91)启动。参考图5来描述图4中所示的CPU启动电路(900)的操作。
[0005]图5是示出CPU启动电路(900)的操作过程的流程图。在启动过程中，首先，CPU1(91)接收来自外部系统(3)的开始信号(104)(图5的步骤SI 11)。当CPU 1(91)接收开始信号(104)时，CPUl (91)读取存储在非易失性存储器1(94)中的引导加载器(BL) I (96A)，并且将引导加载器I (96A)写入到易失性存储器I的地址n(n是整数)作为引导加载器1(98) (SI 12)。地址η是由CPU 1(91)在易失性存储器I (90)上从其执行引导加载器I (98)的地址。
[0006]在CPU I (91)上执行写入到CPU I (91)的开始地址(地址η)的引导加载器I (98)(S113)。引导加载器I (98)从非易失性存储器1(94)读取固件(FW) I (96)，并且将固件1(96)写入到易失性存储器I (90)的地址nl作为固件I (99) (SI 14)。地址nl是在CPU 1(91)上从其执行固件I (99)的地址。在CPU 1(91)上执行写入到易失性存储器I (90)的地址nl的固件 1(99) (S115)。
[0007]CPU 1(91)通过使用固件1(99)的功能来将CPU 2开始信号(105)发送到CPU2(92) (S116)。当CPU 2(92)接收CPU 2开始信号(105)时，CPU 2(92)读取存储在非易失性存储器2(95)中的引导加载器2(100A)，并且将引导加载器2(100A)写入到易失性存储器2(93)的地址m(m是整数)作为引导加载器2 (102) (S117)。地址m是由CPU 2(92)在易失性存储器2(93)上从其执行引导加载器2 (102)的地址。在CPU 2(92)上执行写入到地址m的引导加载器2(102) (S118)。
[0008]引导加载器2(102)从非易失性存储器2 (95)读取存储在非易失性存储器2 (95)中的固件2(100)，并且将固件2(100)写入到易失性存储器2(93)的地址ml(S119)。地址ml是在CPU 2(92)上从其执行固件2(103)的地址。在CPU 2(92)上执行写入到易失性存储器2(93)的地址ml的固件2(103) (S120)。通过上述过程，两个CPU启动(S119)。
[0009]因此，CPU启动电路(900)需要直接连接到CPU I (91)的非易失性存储器I (94)以及直接连接到CPU 2(92)的非易失性存储器2 (95)。因此，对于CPU中的每一个，CPU启动电路(900)需要非易失性存储器。因此，CPU启动电路(900)具有下述问题:难以通过减小在CPU启动电路中使用的部件数目来降低价格，并且难以通过减小部件的安装面积来减小尺寸。
[0010]例如，当多源协议(MSA)规定了产品大小的上限，并且需要很多部件来装配该产品时，存在难以符合MSA的规范的情况。因此，期望使部件的安装面积尽可能地小。另外，MSA是由部件制造商规定的通用规范，其中规定了部件的尺寸、引脚分配等。
[0011]作为解决这样的问题的技术，在专利文献I (日本专利申请特开N0.2006-202200)中，描述了多处理器系统，其中，用于两个处理器A和B中的每一个的引导程序和主程序被存储在一个ROM (只读存储器)中。
[0012]在专利文献I中所描述的多处理器系统中，当处理器启动时，处理器A经由处理器间接口电路将用于处理器B的引导程序B和主程序B传输到处理器B的RAM(随机存取存储器)。通过使用传输到处理器B的RAM(RAM_B)的引导程序B和主程序B来启动处理器B。
【发明内容】
[0013]本发明的示例性目的是提供一种可以减小其尺寸、价格和功耗的多CPU启动电路和多CPU启动方法。
[0014]根据本发明的示例性方面的多CPU启动电路包括:第一 CPU(中央处理单元);第二 CPU ;非易失性存储器，存储由第一 CPU执行的第一程序以及由第二 CPU执行的第二程序；第一易失性存储器，存储从非易失性存储器复制的第一程序，并且连接到第一 CPU;第二易失性存储器，存储从非易失性存储器复制的第二程序；以及第一开关，基于第一 CPU的指令来将第一 CPU或第二 CPU连接到第二易失性存储器，其中，在第一 CPU和第二易失性存储器通过第一开关彼此连接的状态下，第一 CPU将第二程序从非易失性存储器复制到第二易失性存储器并且保存第二程序，并且在第二 CPU和第二易失性存储器通过第一开关彼此相连的状态下，第二 CPU基于来自第一 CPU的指令来执行第二程序。
[0015]根据本发明的示例性方面的多CPU启动方法包括:从连接到第一 CPU的非易失性存储器辅助由第一 CPU(中央处理单元)执行的第一程序，并且将第一程序保存到连接到第一 CPU的第一易失性存储器中；通过开关使连接到第二 CPU的第二易失性存储器与第一CPU彼此连接；从非易失性存储器复制由第二 CPU执行的第二程序，并且将第二程序保存到第二易失性存储器中；通过开关使第二易失性存储器与第二 CPU彼此连接；以及将用于执行第二程序的指令传送到第二 CPU。
【附图说明】
[0016]本发明的示例性特征和优点在结合附图时从以下详细描述中间变得显而易见，在附图中:
[0017]图1是示出根据第一示意性实施例的CPU启动电路的配置的框图；
[0018]图2是示出第一示意性实施例中的CPU启动电路的操作的流程图的示例；
[0019]图3是示出根据第二示意性实施例的CPU启动电路的配置的框图；
[0020]图4是示出根据本发明的相关技术的CPU启动电路的配置的框图；以及
[0021]图5是示出根据本发明的相关技术的CPU启动电路的启动过程的流程图。
【具体实施方式】
[0022]在以下示意性实施例中所描述的包括两个CPU (CPU I和CPU 2)的CPU启动电路中，由首先启动的CPU I执行的固件I具有用于启动其次启动的CPU 2的引导加载器功能。(PU启动电路包括用于将易失性存储器2连接到CPU I或CPU 2的开关，所述易失性存储器2存储由CPU 2执行的程序。
[0023]如上所述，因为固件I具有用于启动CPU 2的引导加载器功能并且CPU启动电路包括用于将易失性存储器2选择性地连接到CPU I或CPU 2的开关，所以CPU启动电路不需要连接到CPU的非易失性存储器。
[0024](第一示意性实施例)
[0025]图1是示出根据本发明的第一示意性实施例的CPU启动电路100的配置的框图。在CPU启动电路100中，依次启动两个CPU。CPU启动电路100包括CPU I(Il)XPU 2(12)、易失性存储器1(10)、易失性存储器2(13)、非易失性存储器(14)以及开关(25)。
[0026]在CPU启动电路(100)的操作开始时，外部系统(I)将CPU-1开始信号(21)发送到CPU 1(11)。CPU-1开始信号(21)是用于启动CPU 1(11)的信号。非易失性存储器
(14)是即使当不向存储器供电时所存储的内容也不会丢失的存储器。例如，非易失性存储器(14)是诸如可编程只读存储器(PROM)等的ROM。易失性存储器I (10)和易失性存储器2(13)是当不向存储器供电时所存储的内容会丢失的存储器。例如，诸如动态随机存取存储器(DRAM)等的RAM可以用于易失性存储器I (10)和易失性存储器2 (13)。
[0027]非易失性存储器(14)存储引导加载器I (15A)、固件1(15)以及固件2 (16)。引导加载器1(15A)是用于读取固件1(15)并且将固件1(15)写入到易失性存储器I的预定地址的程序。固件