硬件二值化图像处理电路结构及采用该电路结构的图像处理模块的制作方法
【技术领域】
[0001]本申请涉及一种电路结构及采用该电路结构的图像处理模块，更具体地说，尤其涉及一种硬件二值化图像处理电路结构及采用该电路结构的图像处理模块。
【背景技术】
[0002]图像的二值化是计算机视觉领域模式识别的重要步骤，二值化效果的好坏直接影响到后续的图像识别。现有的二值化处理方式主要是:一、采集原始图像信号并后期软件算法处理，采集图像后，需要后期进行软件算法处理，这种处理方式处理算法复杂，处理时间较长，对处理器的要求较高。二是采用模拟摄像头的边沿检测二值化，虽然可以直接输出二值化图像，但容易出现噪点，调试压差的难度较大，不适合于大批量生产，同时采集横向黑线时会出现不稳定的现象。
【发明内容】
[0003]本申请的目的在于针对上述现有技术的不足，提供一种使用方便、效果良好的硬件二值化图像处理电路结构及采用该电路结构的图像处理模块。
[0004]本申请的技术方案是这样实现的:一种硬件二值化图像处理电路结构，该电路结构主要包括阈值设定电路、信号移位电路、时钟分频电路和信号锁存电路；所述阈值设定电路的信号输入端与外部的图像采集电路的信号输出端连接，所述阈值设定电路的信号输出端与信号移位电路的信号输入端连接；所述时钟分频电路的信号输出端分别与信号移位电路的时钟信号输入管脚和信号锁存电路的锁存允许控制管脚连接。
[0005]上述的一种硬件二值化图像处理电路结构中，所述信号移位电路由至少一个移位寄存器组成，所述移位寄存器为74HC164芯片。
[0006]上述的一种硬件二值化图像处理电路结构中，所述时钟分频电路由至少一个计数芯片组成，所述计数芯片为74LVC161芯片或74LVC163芯片或74LVC74双D型触发器。
[0007]上述的一种硬件二值化图像处理电路结构中，所述信号锁存电路由至少一个数据存储电路组成，所述数据存储电路主要为SN74LVC573芯片。
[0008]上述的一种硬件二值化图像处理电路结构中，所述电路结构还包括缓存电路。
[0009]一种基于硬件二值化图像处理电路结构的图像处理模块，包括电路板，在电路板上设有摄像头图像采集电路，所述摄像头图像采集电路连接有摄像头，所述摄像头设置在电路板上；所述摄像头图像采集电路的信号输出端连接有图像处理电路，该图像处理电路主要包括阈值设定电路、信号移位电路、时钟分频电路和信号锁存电路；所述阈值设定电路的信号输入端与外部的图像采集电路的信号输出端连接，所述阈值设定电路的信号输出端与信号移位电路的信号输入端连接；所述时钟分频电路的信号输出端分别与信号移位电路的时钟信号输入管脚和信号锁存电路的锁存允许控制管脚连接；所述信号锁存电路连接有输出单元，输出单元与外部设备连接。
[0010]上述的基于硬件二值化图像处理电路结构的图像处理模块中，所述输出单元由设置在电路板上的软排线接口和直插排针接口组成；软排线接口和直插排针接口分别与信号锁存电路连接。
[0011]上述的基于硬件二值化图像处理电路结构的图像处理模块中，所述摄像头图像采集电路主要由感光芯片、分别与感光芯片连接的滤波电路、复位电路、晶振电路、保护电路组成。
[0012]上述的基于硬件二值化图像处理电路结构的图像处理模块，其特征在于，所述信号移位电路由至少一个移位寄存器组成，所述移位寄存器为74HC164芯片；所述时钟分频电路由至少一个计数芯片组成，所述计数芯片为74LVC161芯片或74LVC163芯片或74LVC74双D型触发器；所述信号锁存电路由至少一个数据存储电路组成，所述数据存储电路主要为SN74LVC573芯片；所述电路结构还包括缓存电路。
[0013]本申请采用上述结构后，利用摄像头自带的特性，结合图像摄像头图像采集电路和图像处理电路，直接省略软件处理算法过程，从硬件输出较为理想的二值化图像。硬件直接输出二值化图像，省略了后期的图像处理过程，降低了处理器的性能要求，节省了图像算法设计的开发过程。由于利用摄像头本身自带的特性，具有动态增益控制功能，从而输出的图像噪点少，阈值设定简单，可容易大批量生产，不会出现横向黑线的不稳定现象，且在色差较大的场合可容易得到满意的二值化图像效果。
【附图说明】
[0014]图1是本申请的电路结构示意图；
图2是本申请的结构示意图；
图3是图2去除摄像头后的结构示意图；
图4是图2的后视结构不意图。
【具体实施方式】
[0015]参阅图1至图4所示，本申请的一种硬件二值化图像处理电路结构，该电路结构主要包括阈值设定电路1、信号移位电路2、时钟分频电路3和信号锁存电路4。在本实施例中，阈值设定电路I是外部图像采集电路的数据输出口的最高2位数据通过与非门电路来设定阈值，优选的，与非门电路采用的芯片是SN74LVC1G00 ;当然，也可选取数据输出口的其它位数，通过数字比较器来设定阈值；或者直接选取最高位数据与信号移位电路2的信号输入端连接，只要符合阈值设定的要求即可。所述信号移位电路2由至少一个移位寄存器组成，优选的，所述移位寄存器为74HC164芯片，信号移位电路2将二值化信号串入并出，以便处理器更容易采集。在本实施例中，信号移位电路2只设有一个移位寄存器，适用于4位输出或8位输出；当然，若要适用于16位输出或更高位数的输出，则需要在一个移位寄存器的基础上串联上I个或更多个移位寄存器。所述时钟分频电路3由至少一个计数芯片组成，优选的，所述计数芯片为74LVC161芯片或74LVC163芯片或74LVC74双D型触发器。在本实施例中，时钟分频电路3只设有一个计数芯片，适用于4位输出或8位输出；当然，若要适用于16位输出或更高位数的输出，则需要在一个计数芯片的基础上串联上I个或更多个计数芯片。所述信号锁存电路4由至少一个数据存储电路组成，优选的，所述数据存储电路主要为SN74LVC573芯片，使信号移位电路2输出信号更加稳定。在本实施例中，信号锁存电路4只设有一个数据存储电路，适用于4位输出或8位输出；当然，若要适用于16位输出或更高位数的输出，则需要在一个数据存储电路的基础上串联上I个或更多个数据存储电路。在本实施例中，信号移位电路2和信号锁存电路4是采用不同的芯片分别完成信号的移位、锁存，当然，也可以使用带锁存的串入并出芯片，如74系列595芯片。所述阈值设定电路I的信号输入端与外部的图像采集电路的信号输出端连接，所述阈值设定电路I的信号输出端与信号移位电路2的信号输入端连接。所述时钟分频电路3的信号输出端分别与信号移位电路2的时钟信号输入管脚和信号锁