多处理器的仿真处理系统的制作方法
【技术领域】
[0001]本发明属于通信技术领域，尤其涉及多处理器的仿真处理系统。
【背景技术】
[0002]仿真系统可以替代你的目标系统中的MCU，仿真其运行。仿真系统运行起来和实际的目标处理器一样，但是增加了其它功能，使你能够通过桌面计算机或其它调试界面来观察MCU中的程序和数据，并控制MCU的运行。随着IC和软件集成平台的飞速发展，仿真器也不断赋予新的内容和新的挑战，因为它的发展必须与CPU同步，要想在总线速度为150Mhz64bit的情况下实现TRACE已经成为不可能。
【发明内容】
[0003]发明目的:为了克服现有技术中存在的不足，本发明提供一种多处理器的仿真处理系统，大大提高了通信仿真过程中的可复用性。
[0004]技术方案:为实现上述目的，本发明的技术方案如下:
[0005]多处理器的仿真处理系统，包括多个处理器及处理器核心，所述处理器核心用于实现多核处理器中不同处理器核心之间的数据交互，并创建仿真进程，将每一个仿真进程对所述多处理器中的任一处理器核心进行仿真，不同处理器核心获取仿真数据指令后进行解析，得到的仿真解析结果存储至处理器核心的发送缓冲单元，并发送至外接寄存器中。
[0006]进一步的，所述发送缓冲单元将数据转换为网络数据包发送至外接寄存器
[0007]进一步的，所述寄存器为通用寄存器、专用寄存器和控制寄存器。
[0008]有益效果:本发明大大提高了通信仿真过程中的可复用性。
【具体实施方式】
[0009]多处理器的仿真处理系统，包括多个处理器及处理器核心，所述每个处理器核心用于实现多核处理器中不同处理器核心之间的数据交互，并创建对应的仿真进程，将每一个仿真进程对所述多处理器中的任一的一个处理器核心进行仿真，不同处理器核心获取仿真数据指令后进行解析，解析后得到的仿真解析结果存储至处理器核心的发送缓冲单元，并发送至外接寄存器中。所述寄存器通常都用来意指由一个指令之输出或输入可以直接索引到的暂存器群组。本发明中所采用的所述发送缓冲单元是将数据转换为网络数据包后再发送至外接寄存器。
[0010]进一步的，所述寄存器可以为通用寄存器、专用寄存器和控制寄存器。也可以为“8位元寄存器”或“32位元寄存器。
[0011]本发明大大提高了通信仿真过程中的可复用性。
[0012]以上所述仅是本发明的优选实施方式，应当指出:对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.多处理器的仿真处理系统，其特征在于:包括多个处理器及处理器核心，所述处理器核心用于实现多核处理器中不同处理器核心之间的数据交互，并创建仿真进程，将每一个仿真进程对所述多处理器中的任一处理器核心进行仿真，不同处理器核心获取仿真数据指令后进行解析，得到的仿真解析结果存储至处理器核心的发送缓冲单元，并发送至外接寄存器中。2.根据权利要求1所述的多处理器的仿真处理系统，其特征在于:所述发送缓冲单元将数据转换为网络数据包发送至外接寄存器。3.根据权利要求1所述的多处理器的仿真处理系统，其特征在于:所述寄存器为通用寄存器、专用寄存器和控制寄存器。
【专利摘要】本发明公开一种多处理器的仿真处理系统，包括多个处理器及处理器核心，所述处理器核心用于实现多核处理器中不同处理器核心之间的数据交互，并创建仿真进程，将每一个仿真进程对所述多处理器中的任一处理器核心进行仿真，不同处理器核心获取仿真数据指令后进行解析，得到的仿真解析结果存储至处理器核心的发送缓冲单元，并发送至外接寄存器中。大大提高了通信仿真过程中的可复用性。
【IPC分类】G06F9/455
【公开号】CN105159755
【申请号】CN201510658946
【发明人】张迎波
【申请人】无锡还有网络科技有限公司
【公开日】2015年12月16日
【申请日】2015年10月12日