一种新型磁卡读卡的电路结构的制作方法
【技术领域】
[0001 ] 本申请涉及一种新型磁卡读卡的电路结构。
【背景技术】
[0002]现有的磁卡读卡过程中，由读磁头读取两磁道的弱三角波信号进行放大整形成F2F方波信号。在这过程中，磁卡读卡信号的放大、整形的通常做法是读取20-30mV的划卡弱三角波信号，先经过两级运放，再经过一个滞回比较器来实现。同时，读卡过程还需采用一个电压跟随器提供参考电压，这样电路中必须设有4门运放电路，而且，外围电路也十分复杂。所以现有的磁卡读卡电路结构复杂，成本高。
【发明内容】
[0003]为了克服现有技术的不足，本申请的目的在于提供一种结构简单且成本低的新型磁卡读卡的电路结构。
[0004]本申请一种新型磁卡读卡的电路结构，其包括读磁头、放大滤波电路、延时电路、比较整形电路和处理器，所述读磁头的输出端连接放大滤波电路的输入端，放大滤波电路的输出端连接延时电路的输入端，延时电路的输出端连接比较整形电路的输入端，比较整形电路的输出的连接处理器。
[0005]所述放大滤波电路由U1A、电阻Rl和R2、电容Cl组成。
[0006]所述比较整形电路由U1B、电阻R3和R4组成。
[0007]本申请采用尽可能少的运放，实现磁卡读卡信号的放大整形，无需高增益的第一级运放电路或AGC (自动增益控制)电路，就能实现各种卡速的磁卡信号放大整形，从而大大降低电路成本，以及简化电路。
[0008]本申请的优点还包括:
1、低成本:只需采用一个4道运算放大器即可实现将读磁头读取的弱三角波信号的放大、整形
2、通用性:本申请采用通用4道运放，即市面上最常见的PIN-TO-PIN运算放大器，当出现问题时，可直接替换。
[0009]3、本申请电路结构的外围器件少。
【附图说明】
[0010]图1是本申请一种新型磁卡读卡的电路结构的结构示意图。
[0011]图2是本申请具体电路图。
【具体实施方式】
[0012]如图1或图2所示，本申请包括读磁头1、放大滤波电路2、延时电路3、比较整形电路4和处理器5，所述读磁头I的输出端连接放大滤波电路2的输入端，放大滤波电路2的输出端连接延时电路3的输入端，延时电路3的输出端连接比较整形电路4的输入端，比较整形电路4的输出的连接处理器5。
[0013]如图2所示，所述放大滤波电路2由U1A、电阻Rl和R2、电容Cl组成。
[0014]所述比较整形电路3由U1B、电阻R3和R4组成。
[0015]本申请采用一个四门运算放大器，读取两个磁卡磁道的弱三角波信号，其中每个磁道只需要两个运算放大器。读磁头I读取每个磁道的弱三角波信号发送给放大滤波电路2，放大滤波电路2将接收的信号进行放大、滤波后发送给延迟电路3，延迟电路3将接收的信号进行相位延迟并发送给比较整形电路4，比较整形电路4将接收的信号与未放大前的信号进行比较，从而实现整形，比较整形电路4再将整形好的信号送给处理器5进行降噪、解码。
【主权项】
1.一种新型磁卡读卡的电路结构，其特征在于:其包括读磁头、放大滤波电路、延时电路、比较整形电路和处理器，所述读磁头的输出端连接放大滤波电路的输入端，放大滤波电路的输出端连接延时电路的输入端，延时电路的输出端连接比较整形电路的输入端，比较整形电路的输出端连接处理器。2.根据权利要求1所述的新型磁卡读卡的电路结构，其特征在于:所述放大滤波电路由运算放大器U1A、电阻Rl和R2、电容Cl组成。3.根据权利要求1所述的新型磁卡读卡的电路结构，其特征在于:所述比较整形电路由运算放大器U1B、电阻R3和R4组成。
【专利摘要】本申请公开了一种新型磁卡读卡的电路结构，其包括读磁头、放大滤波电路、延时电路、比较整形电路和处理器，所述读磁头的输出端连接放大滤波电路的输入端，放大滤波电路的输出端连接延时电路的输入端，延时电路的输出端连接比较整形电路的输入端，比较整形电路的输出端连接处理器。本申请采用尽可能少的运放，实现磁卡读卡信号的放大整形，无需高增益的第一级运放电路或AGC（自动增益控制）电路，就能实现各种卡速的磁卡信号放大整形，从而大大降低电路成本，以及简化电路。本申请的还具有成本低、通用性和外围电路少。
【IPC分类】G06K7/10
【公开号】CN105160281
【申请号】CN201510454515
【发明人】石井国
【申请人】石井国
【公开日】2015年12月16日
【申请日】2015年7月30日